Конфигурация спина в основном состоянии магнитного диска диаметром 200 нм и толщиной 40 нм, расположенных в связанных ( a ) двух вихревых системах с междисковым разделением ( S ) 10 нм и ( b ) трехвихревую систему с разделением между левым и центральным вихрями ( S 1) 10 нм и разделением между центральным и правым вихрями ( S 2) 100 нм.

Пара связанных вихрей

Перед оптимизацией усиления MVT и других связанных операций MVT мы исследовали коэффициент передачи энергии в системе связанных двух вихрей как функцию разделения между дисками.На рисунке 2 (а) показаны ESD для левого и правого вихря для связанных двух вихревых систем с четырьмя различными расстояниями между дисками. Здесь только левый вихрь возбуждается локальным полем. Для больших расстояний (60 и 100 нм) наблюдается одна мода гирации, а для более низких расстояний наблюдаются три связанные моды. Расщепление мод представляет собой интересную проблему и подробно изучено в предыдущей литературе ^{11,12,13,35,36} . Однако здесь учитывается только центральный пик, соответствующий самому высокому значению электростатического разряда, для расчета усиления передачи энергии.Коэффициент усиления рассчитывается как разница между максимальным значением ESD правого и левого вихря. Для всех четырех разнесений наблюдается большой выигрыш. Коэффициент усиления ( B ) систематически изображен как функция расстояния между дисками ( S ) на рис. 2 (b). Здесь B показывает почти линейный рост с уменьшением S и достигает 25,55 дБ при S = 60 нм. Для S <60 нм, B внезапно снижается до 22,77 дБ, за которым следует еще один более резкий рост до S = 10 нм, где он достигает максимального значения насыщенности 42.15 дБ и дальше не увеличивается. Чтобы оправдать выбор полярностей сердцевины, мы изменили полярности сердцевины связанной вихревой системы с расстояниями S = 10 нм и 60 нм на (+1, +1) и наблюдали значительно меньшее усиление в последних случаях. (22,0 дБ для S = 10 нм и 7,0 дБ для S = 60 нм) по сравнению с 42,15 дБ ( S = 10 нм) и 22,77 дБ ( S = 60 нм) для первых случаев. Более подробные сведения об этом наблюдении можно найти на дополнительном рисунке 1S (а).

( a ) Энергетические спектральные плотности (ESD) для связанных двух вихревых систем с различным междисковым расстоянием ( S ). ( b ) Изменение усиления ( B ) с S для связанного вихря.

Чтобы понять это немонотонное увеличение B с S , мы изучили временную эволюцию паразитного магнитного поля. На рисунке 3 (а) показано распределение поля рассеяния одиночного вихря в два разных момента времени (t = 0 и 5 нс), и ясно, что распределение поля рассеяния изменяется со временем, когда ядро ​​вихря начинает вращаться даже при одиночный вихрь.На рисунке 3 (b) показаны снимки смоделированных полей рассеяния для четырех различных двух вихревых систем в определенные моменты времени динамики. Дополнительные фильмы M1 – M4 подробно показывают динамику. Более ранние работы показали, что передача энергии от левого вихря к правому опосредуется антивихрями рассеянного поля, которые движутся от левого диска и сталкиваются с правым диском. Это также подразумевается в исх. 39 из единственного изученного случая , то есть S = 50 нм, усиление происходит, когда между двумя дисками отсутствует петля обратной связи антивихревой траектории поля рассеяния.Обратная связь вызывает перебалансировку энергии и препятствует усилению. Однако подробное исследование изменения коэффициента усиления в зависимости от расстояния между дисками, представленное здесь, показывает, что усиление может происходить даже при наличии петли обратной связи и даже когда антивихрь не сталкивается напрямую с правым вихрем. Для S = 100 нм антивихрь генерируется после начала динамики и проходит через зазор между двумя дисками без единого столкновения ни с одним из дисков, а энергия передается только за счет изменения силовых линий с время, что дает выигрыш 17.80 дБ. С уменьшением S, столкновение антивихря начинает происходить с обоими дисками, что приводит к усилению передачи энергии, хотя и с обратной связью, которая препятствует очень большому значению усиления. Механизм обратной связи ослабевает с дальнейшим уменьшением S , вызывая непрерывное увеличение значения усиления. Однако для S , близкого к 60 нм, возникает особая ситуация, когда антивихрь рассеянного поля присутствует даже в основном состоянии до начала динамики, как показано желтым кружком на рис.3 (c), и передача энергии происходит сразу после начала динамики, вызывая дальнейшее ослабление механизма обратной связи. Однако, когда S значительно отклоняется от 60 нм, этот антивихрь исчезает из основного состояния, и передача энергии начинается после создания антивихря рассеянного поля после начала вращения в левом вихре. По мере дальнейшего уменьшения S механизм обратной связи и последующая перебалансировка энергии исчезают, а односторонняя передача энергии от левого вихря к правому вызывает накопление энергии в правом вихре и происходит усиление усиления.Это продолжает увеличиваться с дальнейшим снижением S из-за более быстрой передачи энергии. Наконец, насыщение происходит при S ≤ 10 нм, когда очень высокая энергия дипольного взаимодействия между ближайшими краевыми областями дисков запрещает антивихрю входить в эту зону, и он передает энергию только в нижней половине диска.

Показаны распределения поля рассеяния для одиночного вихря ( a ) в момент времени t = 0 и 5 нс и ( b ) двух магнитостатически связанных вихревых систем с четырьмя различными расстояниями между дисками.Зелеными стрелками показаны пути антивихревых солитонов. ( c ) Показана конфигурация поля рассеяния в основном состоянии магнитостатически связанной двухвихревой системы с междисковым расстоянием 60 нм при t = 0 нс, а антивихрь отмечен желтым кружком. Цветные полосы показаны внизу рисунка. Раскраска контура основана на сумме квадратов компонентов x и y паразитного поля, а цветовая полоса отображается в дБ. Ядро вихря отмечено синей точкой.

Магнитный вихревой транзистор (MVT)

Для работы MVT мы начинаем с последовательности из трех вихрей с поляризациями +1, -1 и -1, которая успешно работала в нашей предыдущей работе ³⁹ . Здесь мы варьируем расстояние между левым и средним вихрями ( S1 ) и средним и правым вихрями ( S2 ), чтобы оптимизировать усиление B . В симметричном MVT максимальный достигнутый коэффициент усиления составил 14,8 дБ для S1 = S2 = 50 нм ³⁹ .Основываясь на моделировании путем систематического изменения значений S1 и S2 , мы показываем здесь, что введение асимметрии в расположении трех вихрей приводит к повышенному усилению в MVT, и усиление может поддерживаться в сложных схемах вдоль различных ветвей. . Асимметрия достигается за счет того, что расстояние между центральным вихрем и правым вихрем ( S2 ) больше, чем между левым вихрем и средним вихрем ( S1 ). Оптимальное значение достигается установкой S1 = 10 нм, что обеспечивает максимальное усиление для системы связанных двух вихрей.Различные аспекты динамики MVT были представлены на рисунках 4 и 5. На рисунке 4 (а) показаны ESD MVT для S1 = 10 нм и для S2 в диапазоне от 10 до 175 нм. Рисунок 4 (b) показывает, что усиление увеличивается с увеличением S2 , и максимум 28,28 дБ наблюдается на S2 = 100 нм, за пределами которого он уменьшается при дальнейшем увеличении S2 . Это двукратное увеличение коэффициента усиления AMVT замечательно и может привести к применению в магнитоэлектронных схемах, требующих усиления сигнала.Чтобы оправдать выбор полярности сердцевины, мы изменили полярности сердцевины трех вихревой системы с расстояниями S1 = 10 нм и S2 = 100 нм на (+1, +1, +1), (+1, + 1, −1) и (+1, −1, +1). Мы наблюдали намного меньшее усиление в этих комбинациях полярностей сердечника по сравнению с первым случаем (+1, -1, -1). Коэффициент усиления выходного вихря составляет -4,5 дБ, 5,0 дБ и 16,5 дБ для комбинации полярностей (+1, +1, +1), (+1, +1, -1) и (+1, -1, +1 ), соответственно. Более подробные сведения об этом наблюдении можно найти на дополнительном рисунке 1S (b).Чтобы понять связь между усилением MVT и относительным смещением ядра ( r = смещение ядра вихря в диске 3 — смещение ядра вихря в диске 1), мы построили график на рис. 4 (c), r как функция S2 для некоторых выбранных значений S2 . Аналогичный характер изменения относительного смещения сердечника с S2 наблюдается и с изменением коэффициента усиления B . Чтобы понять это усиление, мы снова исследовали временную эволюцию магнитного поля рассеяния, как показано на рис.5, а более подробную информацию о динамике можно найти в дополнительных фильмах M5 – M10. Мы видим, что механизм передачи энергии от левого вихря к центру для всех случаев такой же, как и в системе связанных двух вихрей с S1 = 10 нм. Однако механизм переноса от центра к правому вихрю меняется с S2 . Следовательно, окончательное усиление вихревого транзистора определяется динамикой поля рассеяния между центром и правым вихрем. При S1 = S2 = 10 нм антивихри, созданные между центром и правым вихрем, очень малы по размеру и, следовательно, очень мало энергии передается правому вихрю, что приводит к меньшему усилению 14.76 дБ. По мере увеличения S2 создаются более крупные антивихри, и они проходят почти эллиптические пути через поле рассеяния между центром и правым вихрем. Длина главной оси этого эллиптического пути, по-видимому, определяет количество передаваемой энергии, и она представлена ​​как функция S2 на рис. 4 (d). Ясно, что эта длина увеличивается с увеличением S2 и достигает максимума при S2 = 100 нм, за которым она падает. Это изменение согласуется с изменением усиления и, следовательно, мы считаем, что они сильно коррелированы.Далее мы исследовали изменение коэффициента усиления оптимизированной структуры AMVT ( S1 = 10 нм и S2 = 100 нм) с амплитудой входного сигнала h ₀ . На рисунке 4 (е) показан график изменения коэффициента усиления от логарифма амплитуды сигнала h ₀ . Здесь ядро ​​левого вихря перевернулось за ч ₀ = 5 мТл, поэтому мы ограничиваемся 4 мТл. Для более низких значений h ₀ , усиление остается почти постоянным на уровне B _active = 28.28 дБ. Это считается активной областью AMVT, и B _{активный} напоминает усиление слабого сигнала электронного транзистора с биполярным переходом. При 5 мТл ядро ​​левого вихря переключается, и усиление внезапно падает, определяя область отсечки. В отличие от симметричного MVT нелинейное искажение усиления от B _{активного} при более высоком уровне сигнала (до отсечки) в AMVT не наблюдается.

( a ) ESD для MVT и AMVT.( b ) Изменение усиления ( B ) с S2 для AMVT. ( c ) Изменение относительного смещения ядра ( r ) правого вихря относительно левого вихря с S2 для AMVT. ( d ) Изменение длины большой оси эллипса с S2 для AMVT. ( e ) Изменение усиления ( B ) в зависимости от силы приложенного магнитного поля.

Профили случайного поля для MVT и AMVT.

Зеленые линии представляют собой траектории антивихревых солитонов. Цветные полосы показаны внизу рисунка. Раскраска контура основана на сумме квадратов компонентов x и y паразитного поля, а цветовая полоса отображается в дБ.

Fan-Out

Симметричный MVT не показал успешной операции разветвления, поскольку антивихревой солитон не легко расщепляется, что приводит к асимметрии в передаче энергии в двух плечах схемы разветвления. Здесь мы исследуем возможность разветвления с помощью AMVT.Оптимизированный AMVT с горизонтальным расстоянием между левым и центральным вихрями ( S _x1 ) как 10 нм и между центральным и правым вихрями ( S _x2 ) как 100 нм с аналогичным ядром полярность (+1, -1, -1) как AMVT используется здесь как единица измерения. Мы разместили два AMVT вертикально выше и ниже исходного AMVT, сохраняя левый вихрь верхней и нижней ветвей и правый вихрь исходной AMVT на одной линии и варьируя вертикальные расстояния верхнего ( S _y1 ) и ниже ( S _y2 ) AMVT со входом AMVT для настройки усиления на двух выходах.Электростатические разряды и профили поля рассеяния для цепей разветвления с различными значениями S _y1 и S _y2 показаны на рис. 6. Подробная временная эволюция магнитных полей рассеяния представлена в дополнительных фильмах M11 – M13.

( a – c ) ESD для операции разветвления. ( d – f ) Профили рассеянного поля для разветвления. Зеленые линии представляют собой пути солитонов антивихря, а антивихри отмечены зелеными и фиолетовыми кружками.Время взаимодействия (T) указано на каждом рисунке. Цветовая полоса показана внизу рисунка. Раскраска контура основана на сумме квадратов компонентов x и y паразитного поля, а цветовая полоса отображается в дБ.

Сначала мы начали с симметричной схемы разветвления, установив S _y1 = S _y2 = 50 нм. Усиление наблюдается на обоих выходах (O1 и O2), но усиление в верхней ветви намного выше, чем усиление в нижней ветви ( B _O1 — B _O2 = 6.33 дБ). Чтобы устранить эту асимметрию в усилении, мы ввели второй уровень асимметрии в схему разветвления. Систематическое изменение S _y1 и S _y2 показывает, что для S _y1 = 50 нм и S _y2 = 30 нм ESD на O1 и O2 почти одинаковы, и, следовательно, прирост также одинаков: B _O1 = B _O2 = 5.4 дБ. При дальнейшем уменьшении S _y2 усиление O2 становится выше, чем O1. Рисунок 6 (c) показывает, что B _O2 — B _O1 = 2,77 дБ.

Чтобы понять это поведение, мы подробно изучили динамику поля рассеяния (рис. 6 (d – f)) схем разветвления. Наблюдается движение антивихревого солитона от левого вихря верхнего AMVT к левому вихрю нижнего AMVT через правый вихрь входного AMVT.Размер и скорость этого антивихревого солитона и время взаимодействия (T) с правым вихрем входного AMVT определяются степенью асимметрии в структуре. Для первого случая, показанного здесь ( S _y1 = S _y2 = 50 нм), четыре антивихря, отмеченные фиолетовыми кружками, наблюдаются вблизи среднего и правого вихрей верхнего и нижнего AMVT. (Рис. 6 (d)). Среди этих четырех антивихрей два расположены между правым вихрем верхнего и нижнего AMVT.Более крупный антивихрь неподвижен на полпути между правым вихрем верхней и нижней ветвей AMVT, а меньший движется к правому вихрю верхней ветви AMVT. В результате верхний AMVT (O2) показывает более высокое усиление для симметричной схемы разветвления.

В случае успешного разветвления ( S _y1 = 50 нм, S _y2 = 30 нм) механизм передачи энергии отличается от такового в симметричном случае.Здесь мы наблюдаем три антивихря, отмеченные фиолетовыми кружками вблизи среднего и правого вихрей верхней и нижней ветвей (рис. 6 (е)). Два из них сначала объединяются, а затем снова разделяются на два антивихря. Эти два антивихря движутся к правому вихрю верхней и нижней ветвей AMVT и передают энергию одинаково. В третьем случае ( S _y1 = 50 нм, S _y2 = 10 нм), помимо упомянутых антивихрей, около правого вихря нижнего ветвь (отмечена фиолетовыми кружками), в результате чего передача энергии в нижней ветви значительно выше по сравнению с двумя предыдущими случаями (рис.6 (е)).

В дополнение к распределению энергии между двумя выходами в схеме разветвления мы также наблюдаем интересную тенденцию в сумме энергии, передаваемой на два выхода, и ее связи с динамикой антивихревого поля рассеяния. Когда S _y1 = S _y2 , антивихревой солитон, отмеченный зеленым кружком, довольно большой и очень быстро перемещается между двумя ветвями (время взаимодействия T ≈ 0,55 нс). В результате сумма выходных усилений велика (O1 + O2 = 12.71 дБ). Когда мы нарушаем симметрию, слегка приподнимая нижнюю ветвь к входу AMVT, сумма усилений уменьшается до 11,67 дБ. В этом случае размер антивихревого солитона (отмечен зеленым кружком), движущегося от левого вихря верхней ветви AMVT к левому вихрю нижней ветви AMVT через правый вихрь входного AMVT, несколько уменьшается по сравнению с размером антивихревого вихря входного AMVT. симметричная схема разветвления. Время взаимодействия (T) около 0,51 нс почти такое же, как и для симметричного случая, и сумма коэффициентов усиления также аналогична.По мере дальнейшего увеличения асимметрии ( S _y2 = 10 нм) размер антивихря уменьшается (отмечен зеленым кружком), и он очень медленно перемещается между левым вихрем верхней и нижней ветвей цепь через правый вихрь входа AMVT (время взаимодействия, T ≈ 1.02 нс). В результате сумма коэффициентов усиления на двух выходных ветвях значительно уменьшается (O1 + O2 = 6,31 дБ).

Патент США на схемный модуль для моделирования цифровой схемы и устройства моделирования, включая Патент на схемный модуль (Патент №10,783302, выданный 22 сентября 2020 г.)

Настоящая заявка испрашивает приоритет по 35 U.§ 119 (a) S.C. к заявке на патент Кореи № 10-2018-0079299, поданной 9 июля 2018 г., которые полностью включены в настоящий документ посредством ссылки.

Различные варианты осуществления в целом относятся к схемному модулю для моделирования цифровой схемы и устройству моделирования, включающему схемный модуль.

Были разработаны различные методы моделирования работы цифровой схемы в соответствии с переходом входного сигнала.

Коммерческие микросхемы включают в себя большое количество цифровых схем. Симуляция Spice, которая обычно используется, требует очень много времени для симуляции. Следовательно, очень сложно проверить работу микросхемы при низкой скорости моделирования. Соответственно, существует потребность в методике эффективного сокращения времени моделирования цифровой схемы.

В соответствии с настоящими идеями, схемный модуль включает в себя модельную схему, сконфигурированную для генерации выходного сигнала на основе одного или нескольких входных сигналов и соответствующих цифровой схеме, и справочную таблицу (LUT), хранящую один или несколько управляющих сигналов и один или несколько рабочих параметров, которые должны использоваться для реализации модельной схемы, один или несколько управляющих сигналов и один или несколько рабочих параметров, соответствующих индексу, определенному комбинацией одного или нескольких входных сигналов и выходной сигнал.

В соответствии с настоящими идеями устройства моделирования включают в себя схему модели, сконфигурированную для генерации выходного сигнала на основе одного или нескольких входных сигналов и соответствующие цифровой схеме, справочную таблицу (LUT), хранящую один или несколько сигналов управления. и один или несколько рабочих параметров, которые должны использоваться для реализации модельной схемы, один или несколько управляющих сигналов и один или несколько рабочих параметров, соответствующих индексу, определенному комбинацией одного или нескольких входных сигналов и выходного сигнала, и схему управления, сконфигурированную для моделирования цифровой схемы путем управления схемой модели и LUT.

Сопроводительные чертежи, на которых одинаковые ссылочные позиции относятся к идентичным или функционально подобным элементам на отдельных изображениях, вместе с подробным описанием, приведенным ниже, включены в описание и составляют его часть и служат для дальнейшего иллюстрируют варианты осуществления концепций, которые включают заявленную новизну, и объясняют различные принципы и преимущества этих вариантов осуществления.

РИС. 1 показана блок-схема, иллюстрирующая цифровую схему.

РИС. 2 показывает блок-схему, иллюстрирующую устройство моделирования согласно варианту осуществления настоящего раскрытия.

РИС. 3 и 4 показаны принципиальные схемы, иллюстрирующие схемы с переменной задержкой согласно вариантам осуществления настоящего раскрытия.

РИС. 5-8 показывают таблицы, иллюстрирующие структуру справочной таблицы (LUT) согласно варианту осуществления настоящего раскрытия.

РИС. 9 показывает блок-схему, иллюстрирующую способ создания схемного модуля согласно варианту осуществления настоящего раскрытия.

РИС. 10 показывает пример моделирования согласно варианту осуществления настоящего раскрытия.

РИС. 11 показывает график, иллюстрирующий работу устройства моделирования согласно варианту осуществления настоящего раскрытия.

РИС. 12 показывает блок-схему, иллюстрирующую цифровую схему, имеющую множество выходных сигналов, согласно варианту осуществления настоящего раскрытия.

РИС. 13 показывает блок-схему, иллюстрирующую эквивалентную цифровую схему цифровой схемы, показанной на фиг.12 согласно варианту осуществления настоящего раскрытия.

Следующее подробное описание ссылается на сопроводительные чертежи в описании иллюстративных вариантов осуществления, согласующихся с этим раскрытием. Варианты осуществления представлены в иллюстративных целях и не являются исчерпывающими. Возможны дополнительные варианты осуществления, не проиллюстрированные или не описанные явно. Кроме того, в представленные варианты осуществления могут быть внесены модификации в рамках настоящего изобретения.Подробное описание не предназначено для ограничения этого раскрытия. Скорее, объем настоящего раскрытия определяется в соответствии с представленной формулой изобретения и ее эквивалентами.

РИС. 1 показывает блок-схему, иллюстрирующую цифровую схему 1 .

Ссылаясь на фиг. 1, цифровая схема 1 может генерировать выходной сигнал y 1 на основе двух входных сигналов a 1 и 2 .

Цифровая схема 1 может включать в себя схему цифрового затвора, такую ​​как затвор И-НЕ, затвор ИЛИ-И или т.п.

Цифровая схема 1 может включать в себя множество логических вентилей, которые объединяются для генерации одного выходного сигнала y 1 на основе двух входных сигналов a 1 и 2 .

Здесь и далее предполагается, что цифровая схема 1 является логическим элементом И-НЕ.

РИС. 2 показывает блок-схему, иллюстрирующую устройство моделирования согласно варианту осуществления настоящего раскрытия.

Устройство моделирования выполняет моделирование с использованием схемного модуля, который моделирует цифровую схему 1 на фиг.1.

В этом варианте осуществления схемный модуль включает в себя схему модели 10 и справочную таблицу (LUT) 20 .

В этом варианте осуществления устройство моделирования дополнительно включает в себя схему управления 30 для управления схемой модели 10 и LUT 20 для выполнения операции моделирования.

Схема управления 30, может подавать один или несколько сигналов управления или один или несколько параметров работы в схему модели 10 , обращаясь к LUT 20 в соответствии с изменением входного сигнала, например.g., 1 и / или 2 , введенные в схемный модуль во время операции моделирования.

LUT 20 хранит множество сигналов управления и рабочих параметров для управления работой модельной схемы 10 , которые определены как соответствующие комбинациям входных сигналов a 1 и 2 и выходной сигнал y 1 .

Схема модели 10 включает в себя множество схем инвертора задержки , 100, и 200, , каждая из которых задерживает соответствующий входной сигнал, 1, или 2 , и схему переключения 300 , соединяющую один из инверторов задержки. схемы 100 и 200 с выходным узлом N 1 , где выдается выходной сигнал y 1 .

Схема модели 10 может дополнительно включать в себя конденсатор 400 , подключенный к выходному узлу N 1 .

Емкость C конденсатора 400 может храниться в LUT 20 .

Первая схема инвертора задержки 100 включает в себя первую схему переменной задержки 110 для задержки первого входного сигнала a 1 в соответствии с первым сигналом управления задержкой D 1 и первую схему инвертора 120 для инвертируют выход первой схемы переменной задержки , 110, .

Вторая схема инвертора задержки 200 включает в себя вторую схему переменной задержки 210 для задержки второго входного сигнала a 2 в соответствии со вторым сигналом управления задержкой D 2 и вторую схему инвертора 220 для инвертируют выход второй схемы переменной задержки 210 .

Величина задержки первой схемы переменной задержки 110 устанавливается первым сигналом управления задержкой D 1 , поступающим из LUT 20 , а величина задержки второй схемы переменной задержки 210 устанавливается посредством второй сигнал управления задержкой D 2 предоставляется из LUT 20 .

В это время первый и второй сигналы управления задержкой D 1 и D 2 могут иметь значения для прямого обозначения величин задержки первой и второй схем переменной задержки , 110, и , 210, , соответственно.

В другом варианте осуществления первая схема с регулируемой задержкой , 110, имеет конфигурацию, показанную на фиг. 3, а вторая схема с регулируемой задержкой , 210, имеет конфигурацию, показанную на фиг. 4.

В это время первая и вторая схемы переменной задержки , 110, и , 210, имеют по существу одинаковую конфигурацию.

Ссылаясь на фиг. 3, первая схема с регулируемой задержкой , 110, включает в себя множество схем задержки , 111, и , 112, для задержки первого входного сигнала, , 1, , в соответствии с различными величинами задержки, и схему выбора , 113, , для выбора одного из выходов. из множества схем задержки 111 и 112 .

Хотя две схемы задержки 111 и 112 показаны на фиг. 3 , количество схем задержки, включенных в первую схему переменной задержки , 110, , может быть установлено по-разному согласно вариантам осуществления.

Сигнал выбора SEL 1 , подаваемый на схему выбора 113 , сохраняется в LUT 20 . Это будет подробно описано ниже.

В настоящем варианте осуществления первая схема инвертора , 120, , включенная в первую схему инвертора задержки , 100, , включает в себя PMOS-транзистор P 1 и NMOS-транзистор N 1 , затворы которых соединены совместно с входным узлом и чьи стоки соединены вместе с выходным узлом.Входной узел первой схемы инвертора , 120, соединен с первой схемой переменной задержки , 110, , а выходной узел первой инверторной схемы , 120, соединен со схемой переключения , 300, .

В этом варианте LUT 20 хранит рабочие параметры PMOS-транзистора P 1 и NMOS-транзистора N 1 .

Рабочие параметры, предоставленные первой схеме инвертора , 120, , устанавливают время перехода нарастания или спада выходного сигнала y 1 .

Параметры работы PMOS-транзистора P 1 включают крутизну GMP 1 и пороговое напряжение THP 1 , а параметры работы NMOS-транзистора N 1 включают крутизну GMN 1 и пороговое напряжение. ТНН 1 .

Ссылаясь на ФИГ. 4, вторая схема с регулируемой задержкой , 210, включает в себя множество схем задержки , 211, и , 212, для задержки второго входного сигнала a, 2, , на различные величины задержки и схему выбора , 213, для выбора одного из выходов множество схем задержки 211 и 212 .

Хотя две схемы задержки 211 и 212 показаны на фиг. 4, количество схем задержки, включенных во вторую схему , 210, переменной задержки, может варьироваться согласно вариантам осуществления.

Сигнал выбора SEL 2 , подаваемый на схему выбора 213 , сохраняется в LUT 20 . Это будет подробно описано ниже.

В настоящем варианте осуществления вторая схема инвертора , 220, , включенная во вторую схему инвертора задержки 200 , включает в себя PMOS-транзистор P 2 и NMOS-транзистор N 2 , затворы которых соединены совместно с входным узлом и чьи стоки соединены вместе с выходным узлом.Входной узел второй схемы инвертора , 220, соединен со второй схемой переменной задержки , 210, , а выходной узел второй инверторной схемы , 220, соединен со схемой переключения , 300, .

Рабочие параметры, предоставленные второй схеме инвертора 220 , задают время перехода нарастания или спада выходного сигнала y 1 .

В этом варианте LUT 20 хранит рабочие параметры PMOS-транзистора P 2 и NMOS-транзистора N 2 .

Рабочие параметры PMOS-транзистора P 2 включают крутизну GMP 2 и пороговое напряжение THP 2 , а рабочие параметры NMOS-транзистора N 2 включают крутизну GMN 2 и пороговое напряжение. ТНН 2 .

Количество схем инвертора задержки, включенных в схему модели 10 , соответствует количеству входных сигналов.

Например, если имеется N (N — натуральное число) входных сигналов, N схем инвертора задержки могут быть включены в схему модели 10 .

Схема переключения 300 включает в себя первый переключатель 310 для обеспечения вывода первой схемы инвертора задержки 100 на выходной узел N 1 в ответ на первый сигнал переключения SW 1 и второй переключатель 320 для обеспечения вывода второй схемы инвертора задержки 200 на выходной узел N 1 в ответ на второй сигнал переключения SW 2 .

Число переключателей, включенных в схему переключения 300 , соответствует количеству схем инвертора задержки, включенных в схему модели 10 .

Например, если есть N схем инвертора задержки в модельной схеме 10 , N переключателей могут быть включены в схему переключения 300 .

В этом случае каждый из переключателей обеспечивает вывод соответствующей схемы инвертора задержки на выходной узел N 1 в ответ на соответствующий сигнал переключателя.

Когда имеется одна схема инвертора задержки, переключающая схема , 300, может включать в себя один переключатель, и, таким образом, выход схемы инвертора задержки может быть напрямую подключен к выходному узлу N 1 через один переключатель.

Значение выходного узла N 1 соответствует выходному сигналу y 1 .

РИС. 5-8 показаны таблицы, иллюстрирующие LUT 20 на фиг. 2 согласно варианту осуществления настоящего раскрытия.

Здесь и далее раскрывается способ генерации LUT 20 , предполагая, что цифровая схема 1 является логическим элементом И-НЕ.

РИС. 5 показывает таблицу для установки переменных состояния, соответствующих комбинациям входных сигналов a 1 и 2 .

В дальнейшем таблица, показанная на фиг. 5 может называться первой таблицей 21.

В настоящем варианте осуществления состояние 1 соответствует случаю, когда входные сигналы a 1 и 2 равны (0, 0), состояние 2 соответствует случаю где входные сигналы a 1 и 2 равны (0, 1), состояние 3 соответствует случаю, когда входные сигналы a 1 и 2 равны (1, 0), а состояние 4 соответствует в случае, когда входные сигналы 1 и 2 равны (1, 1).

Таким образом, каждое из состояний в первой таблице 21 соответствует соответствующей комбинации входных сигналов a 1 и 2 .

РИС. 6 показывает таблицу для установки индексной переменной, соответствующей изменению состояния, вызывающего изменение выходного сигнала y 1 .

В дальнейшем таблица, показанная на фиг. 6 может называться второй таблицей 22.

На фиг. 5 случай, когда выходной сигнал y 1 изменяется с 1 на 0, соответствует случаю, когда текущее состояние является одним из 1, 2 и 3, а следующее состояние равно 4, и случаю, когда выходной сигнал y 1 изменяется с 0 на 1, что соответствует случаю, когда текущее состояние равно 4, а следующее состояние — одно из 1, 2 и 3.

Во второй таблице 22 на фиг. 6 значение индекса дается для каждой из шести комбинаций текущего состояния и следующего состояния.

В настоящем варианте осуществления индекс 1 соответствует случаю, когда текущее состояние равно 1, а следующее состояние — 4, индекс 2 соответствует случаю, когда текущее состояние равно 2, а следующее состояние — 4, индекс 3 соответствует случай, когда текущее состояние — 3, а следующее состояние — 4, индекс 4 соответствует случаю, когда текущее состояние — 4, а следующее состояние — 1, индекс 5 соответствует случаю, когда текущее состояние — 4, а следующее состояние — 2, а индекс 6 соответствует случаю, когда текущее состояние — 4, а следующее состояние — 3.

ФИГ. 7 и 8 показаны таблицы для хранения сигналов управления и рабочих параметров, подаваемых в модельную схему 10 на фиг. 2 для каждого индекса на фиг. 6.

В дальнейшем в таблицах, показанных на фиг. 7 и 8 могут называться третьими таблицами 23 и 23-1 соответственно.

Каждый индекс на фиг. 6 соответствует случаю, когда выходной сигнал y 1 переходит, как показано на фиг. 5.

Каждый индекс на фиг. 6 соответствует случаю, когда выходной сигнал y 1 переходит, как показано на фиг.5.

Третья таблица 23-1 на фиг. 8 хранит сигналы выбора SEL 1 и SEL 2 , первый и второй сигналы переключения SW 1 и SW 2 , а также рабочие параметры GMP 1 , THP 1 , GMP 2 , THP 2 и C должны быть предоставлены в схему модели 10 в то время, когда выходной сигнал y 1 переходит. Третья таблица 23-1 на фиг. 8 может дополнительно сохранять рабочие параметры GMN 1 , THN 1 , GMN 2 и THN 2 .

В дальнейшем будет описана работа схемы управления , 30, , когда входной сигнал изменяется.

Схема управления 30 определяет, что случай, когда входные сигналы 1 и 2 изменяются с (0, 0) на (1, 1), соответствует случаю, когда переменная состояния изменяется с 1 на 4, и соответствует индексу 1 при обращении к первой и второй таблицам 21 и 22, соответственно, показанным на фиг. 5 и 6.

Когда схема управления 30 определяет, что изменение входных сигналов a 1 и 2 соответствует индексу 1, схема управления 30 выдает сигналы управления задержкой или сигналы выбора. , сигналы переключения и рабочие параметры, соответствующие индексу 1 в схеме модели 10, со ссылкой на третью таблицу 23 или 23-1.

Когда переменная состояния изменяется с 1 на 4, выходной сигнал y 1 изменяется с 1 на 0, что соответствует инвертированию входного сигнала a 1 . Входной сигнал a 1 изменяется с 0 на 1.

Соответственно, первый и второй сигналы переключения SW 1 и SW 2 , соответствующие индексу 1 в третьей таблице 23 или 23-1, устанавливаются так, что первый переключатель 310 включен, а второй переключатель 320 выключен.

В этом варианте осуществления LUT 20 может включать в себя первую таблицу 21, вторую таблицу 22 и третью таблицу 23 или 23-1, описанные выше.

Структура каждой таблицы, включенной в LUT 20 , может варьироваться в соответствии с вариантами осуществления.

РИС. 9 показывает блок-схему, иллюстрирующую способ создания схемного модуля согласно варианту осуществления настоящего раскрытия.

Сначала выполняется предварительное моделирование на этапе S 100 .

В процессе предварительного моделирования выполняется имитация специй для цифровой схемы 1 с использованием модели специй, соответствующей реальному производственному процессу.

В это время логические значения выходного сигнала y 1 для всех комбинаций входных сигналов a 1 и 2 , величина задержки и время перехода выходного сигнала y 1 на основе при изменении входных сигналов a 1 и 2 могут быть получены из результата процесса предварительного моделирования.

Затем LUT 20 генерируется на S 200 .

Например, первая таблица 21, показанная на фиг.5 создается путем присвоения значения состояния каждой комбинации входных сигналов a 1 и 2 , а вторая таблица 22, показанная на фиг. 6 генерируется путем присвоения значения индекса каждой комбинации изменений состояния.

Тогда третья таблица 23 или 23-1, соответственно, показанная на фиг. 7 или 8 генерируется так, чтобы можно было выделить управляющие сигналы и рабочие параметры, соответствующие каждому индексу.

Конкретные значения сигналов управления и рабочих параметров, соответствующие каждому индексу третьих таблиц 23 и 23-1, еще не определены.

Затем модельная схема 10 генерируется на S 300 .

Схема модели 10 имеет структуру, показанную на фиг. 2.

Схема модели 10 включает в себя первую и вторую схемы инвертора задержки , 100, и 200, , соответствующие количеству входных сигналов a 1 и 2 , как описано выше.

Схема модели 10 может дополнительно включать в себя схему переключения 300 для выборочного предоставления одного из выходов первой и второй схем инвертора задержки , 100, и , 200, , на выходной узел N 1 и конденсатор. 400 подключен к выходному узлу N 1 .

Затем управляющие сигналы и рабочие параметры для управления модельной схемой 10 извлекаются на S 400 .

В этом варианте осуществления управляющие сигналы включают в себя сигналы управления задержкой D 1 и D 2 , сигналы выбора SEL 1 и SEL 2 , а также сигналы переключения SW 1 и SW 2 .

В этом варианте рабочие параметры включают в себя крутизны GMP 1 , GMN 1 , GMP 2 и GMN 2 , пороговые напряжения THP 1 , THN 1 , THP 2 , и THN 2 , и емкость C конденсатора 400 .

Логические значения, информация о времени задержки и информация о времени перехода, полученные на этапе предварительного моделирования S 100 , могут использоваться для генерации уравнений с переменными, соответствующими вышеупомянутым управляющим сигналам и рабочим параметрам.

Например, сигналы управления задержкой D 1 и D 2 и сигналы переключения SW 1 и SW 2 могут быть определены на основе логических значений и величины задержки выходного сигнала y 1 для входных сигналов a 1 и 2 , причем логические значения и величина задержки выходного сигнала y 1 получаются из процесса предварительного моделирования.

Рабочие параметры, такие как крутизны GMP 1 , GMP 2 , GMN 1 и GMN 2 , пороговые напряжения THP 1 , THN 1 , THP 2 и THN 2 , а емкость C конденсатора , 400, может быть определена из величины задержки и времени перехода.

Уравнения и описанный выше способ определения легко известны обычным специалистам в данной области техники, поэтому их конкретные примеры опущены.

Рабочие параметры могут быть определены путем применения численных методов, так что ошибка, возникающая в предварительном моделировании, минимизируется, когда точное решение не может быть получено из уравнений.

Эти управляющие сигналы и рабочие параметры определяются для каждого индекса, и схема управления 30 может предоставлять управляющие сигналы и рабочие параметры, хранящиеся в третьей таблице 23 или 23-1, в схему модели 10 со ссылкой на соответствующий индекс.

РИС. 10 показывает пример моделирования, в котором выходной сигнал y 1 переходит в соответствии с изменением входных сигналов a 1 и 2 .

На ФИГ. 10 входные сигналы 1 и 2 изменяются с (0, 1) на (1, 1).

Когда входные сигналы 1 и 2 изменяются с (0, 1) на (1, 1), схема управления 30 обращается к первой таблице 21, показанной на фиг. 5 и указывает, что изменение входных сигналов a 1 и 2 соответствует изменению состояния с 2 на 4.Схема управления 30, обращается ко второй таблице 22 и определяет, что изменение состояния с 2 на 4 соответствует индексу 2.

После этого схема управления 30 выводит управляющие сигналы и рабочие параметры, соответствующие индексу 2. к модельной схеме 10 со ссылкой на третью таблицу 23 или 23-1, так что предыдущие управляющие сигналы и рабочие параметры для модельной схемы 10 обновляются с помощью управляющих сигналов и рабочих параметров, соответствующих индексу 2.

Когда входные сигналы 1 и 2 изменяются с (0, 1) на (1, 1), схема модели 10 может работать в соответствии с обновленными управляющими сигналами и рабочими параметрами и может обеспечивать форма выходного сигнала y 1 , показанная на фиг. 10. Следовательно, когда выходной сигнал y 1 изменяется с 1 на 0, и моделирование величины задержки выходного сигнала y 1 выполняется точно на основе обновленных сигналов управления и рабочих параметров.

РИС. 11 показывает график, иллюстрирующий работу устройства моделирования согласно варианту осуществления настоящего раскрытия.

На ФИГ. 11, (1) указывает результат моделирования перед добавлением специй, а (2) указывает результат моделирования с использованием схемы модели 10 и LUT 20 согласно настоящему варианту осуществления.

При рассмотрении периода времени от точки нарастания входного сигнала на 50% a 1 до точки спада на 50% выходного сигнала y 1 , период времени в случае (1) составляет 19 пс, а период времени в случае (2) равен 20.2 шт.

В настоящем раскрытии, когда цифровая схема очень велика, вся цифровая схема делится на множество субцифровых схем, и для каждой субцифровой схемы генерируется схемный модуль. Моделирование выполняется последовательно или параллельно на всех схемных модулях для субцифровых схем, так что может быть выполнено моделирование для всей цифровой схемы.

В обычном случае имитация всей цифровой схемы занимает много времени.

Однако время моделирования для всей цифровой схемы может быть значительно сокращено путем применения технологии моделирования настоящего раскрытия к каждой субцифровой схеме и объединения результатов моделирования субцифровых схем.

Например, если настоящее раскрытие применяется к цифровой схеме, включающей около 1000 инверторов, можно ожидать сокращения времени примерно в 1000 раз по сравнению с традиционной техникой выполнения имитационного моделирования для всей цифровой схемы.

Соответственно, когда применяется настоящее раскрытие, время моделирования может быть значительно сокращено при достижении результата моделирования, аналогичного результату моделирования специй.

РИС. 12 показывает цифровую схему 2 , имеющую два выходных сигнала согласно варианту осуществления настоящего раскрытия.

Чтобы применить технологию моделирования согласно настоящему раскрытию, цифровая схема фиг. 12 может включать в себя первую цифровую схему 2 — 1 для генерации первого выходного сигнала y 1 на основе двух входных сигналов a 1 и 2 и вторую цифровую схему 2 — 2 для генерации второго выходного сигнала y 2 на основе входных сигналов a 1 и 2 , как показано на фиг.13.

Модельная схема 10 и LUT 20 могут быть сгенерированы для каждой из первой и второй цифровых схем 2 — 1 и 2 — 2 , как описано выше со ссылкой на фиг. . 2-8.

Путем параллельного моделирования первой и второй цифровых схем 2 — 1 и 2 — 2 , результат моделирования для цифровой схемы 2 на фиг. 12 можно получить.

Модельная схема для цифровой схемы, имеющей M входных сигналов и N выходных сигналов, может быть легко получена из приведенного выше описания, где M и N — натуральные числа.

Вышеописанная модельная схема 10 может быть реализована как программный модуль и сохранена в полупроводниковом кристалле или носителе данных, читаемом компьютером.

LUT 20 и схема управления 30 могут быть реализованы как аппаратный чип, но также могут быть реализованы как программный модуль.

Если каждая из LUT 20 и схемы управления 30 реализована как программный модуль, программные модули для LUT 20 и схемы управления 30 могут храниться на носителе данных вместе с или отдельно от программного модуля для модели схемы 10 .

Хотя различные варианты осуществления были описаны в иллюстративных целях, специалистам в данной области техники будет очевидно, что в описанные варианты осуществления могут быть внесены различные изменения и модификации без отклонения от сущности и объема раскрытия, определенного следующей формулой изобретения. .

Измерения s-параметров очень низкой частоты для моделирования шума транзисторов — Macquarie University

TY — GEN

T1 — Измерения s-параметров очень низкой частоты для моделирования шума транзисторов

AU — Sevimli, O.

AU — Parker, AE

AU — Fattorini, AP

AU — Harvey, JT

N1 — Copyright 2010 IEEE. Перепечатано с Международной конференции по электромагнетизму в передовых приложениях 2010 года: материалы: ICEAA ’10, 12-е издание, 20-24 сентября 2010 г., Сидней, Австралия.Этот материал размещен здесь с разрешения IEEE. Такое разрешение IEEE никоим образом не подразумевает одобрения IEEE каких-либо продуктов или услуг Macquarie University. Допускается внутреннее или личное использование этого материала. Однако разрешение на перепечатку / переиздание этого материала в рекламных или рекламных целях или для создания новых коллективных работ для перепродажи или распространения должно быть получено от IEEE, написав по адресу [email protected]. Выбирая для просмотра этот документ, вы соглашаетесь со всеми положениями законов об авторских правах, защищающих его.

PY — 2010

Y1 — 2010

N2 — Правильное измерение низкочастотного шума в транзисторе требует предварительного знания его s-параметров, но измерение s-параметров на очень низких частотах затруднено из-за больших постоянных времени установка измерения и нестабильности в транзисторах. Мы сообщаем о методе стабилизации и измерения s-параметров GaAs-биполярных транзисторов с гетеропереходом (HBT) на частотах от 10 Гц до 1 МГц и обсуждаем стандартную модель транзистора на этих частотах.

AB — Правильное измерение низкочастотного шума в транзисторе требует предварительного знания его s-параметров, но измерение s-параметров на очень низких частотах затруднено из-за длительных постоянных времени измерительной установки и нестабильности транзисторов. Мы сообщаем о методе стабилизации и измерения s-параметров GaAs-биполярных транзисторов с гетеропереходом (HBT) на частотах от 10 Гц до 1 МГц и обсуждаем стандартную модель транзистора на этих частотах.

UR — http://www.scopus.com/inward/record.url?scp=78651326502&partnerID=8YFLogxK

U2 — 10.1109 / ICEAA.2010.5653102

DO — 10.1109 / ICEAA.2010.5653102 Участие в конференции

AN — SCOPUS: 78651326502

SN — 9781424473687

SP — 386

EP — 389

BT — Труды — 2010 12-я Международная конференция по электромагнетизму в передовых приложениях, ICEAA’10

PB — Институт электротехники и электроники Инженеры (IEEE)

CY — Колледж-Парк, Мэриленд

T2 — 12-я Международная конференция по электромагнетизму в передовых приложениях, ICEAA’10

Y2 — 20 сентября 2010 г. — 24 сентября 2010 г.

ER —

2.2: Двухпортовые сети — Engineering LibreTexts

Многие методы, используемые при анализе цепей, требуют, чтобы напряжение на каждом выводе цепи было привязано к общей точке, такой как земля. В микроволновых схемах это сделать, как правило, затруднительно. Напомним, что с линиями передачи невозможно установить общую точку заземления. Однако с линиями передачи (и элементами схемы, которые используют распределенные эффекты) было замечено, что для каждого тока сигнала существует обратный ток сигнала.{1} \) Сеть на Рисунке 2.1.1 (а) имеет четыре терминала и два порта. Напряжение порта определяется как разность напряжений между парой клемм, при этом одна из клемм в паре становится опорной клеммой. Ток, входящий в сеть на верхнем терминале порта \ (\ mathsf {1} \), равен \ (I_ {1} \), и такой же ток выходит из эталонного терминала. Такое расположение явно имеет смысл, когда линии передачи подключены к портам \ (\ mathsf {1} \) и \ (\ mathsf {2} \), как на рисунке 2.{-} \), показанный на Рисунке 2.1.1 (b). Дизайн ВЧ и СВЧ обязательно требует переключения между двумя формами.

2.1.1 Взаимность, симметрия, пассивность и линейность

Взаимность, симметрия, пассивность и линейность — фундаментальные свойства сетей. Сеть является линейной, если отклик (напряжения и токи) линейно зависит от уровня возбуждения, а также применяется суперпозиция. Таким образом, если двухпортовый, показанный на рисунке 2.1.1 (a), является линейным, токи \ (I_ {1} \) и \ (I_ {2} \) являются линейными функциями \ (V_ {1} \) и \ (V_ {2} \).Примером линейной сети может быть сеть с резисторами и конденсаторами. Сеть с диодом может быть примером нелинейной сети.

Рисунок \ (\ PageIndex {1} \): Эквивалентные схемы параметров \ (z -, \: y -, \) и \ (h- \) для представлений на основе портов и глобальных наземных представлений. Иммитансы показаны как импедансы.

Пассивная сеть не имеет внутренних источников питания, поэтому сеть со встроенной батареей не является пассивной сетью. Симметричный двухпортовый интерфейс имеет одинаковые характеристики на каждом из портов.Примером симметричной сети является линия передачи с постоянным поперечным сечением.

Обратный двухпортовый ответ имеет ответ в Порте \ (\ mathsf {2} \) от возбуждения в Порте \ (\ mathsf {1} \), который совпадает с ответом в Порте \ (\ mathsf {1} \) к тому же возбуждению в Порту \ (\ mathsf {2} \). В качестве примера рассмотрим двухпортовый на рис. 2.1.1 (a) с \ (V_ {2} = 0 \). Если сеть является взаимной, то отношение \ (I_ {2} / V_ {1} \) с \ (V_ {2} = 0 \) будет таким же, как отношение \ (I_ {1} / V_ {2 } \) с \ (V_ {1} = 0 \).Например, большинство сетей с резисторами, конденсаторами и линиями передачи являются взаимными. Транзисторный усилитель не является обратным, так как усиление, аналогичное соотношению \ (V_ {2} / V_ {1} \), имеет только одно направление (или однонаправленное).

2.2.2 Параметры, основанные на общем напряжении и токе

Здесь будут описаны параметры импеданса \ ((z) \), проводимости \ ((y) \) и гибридного \ ((h) \) на основе порта. Они похожи на более традиционные параметры \ (z, \: y, \) и \ (h \), определенные по отношению к общему или глобальному основанию.Контрастные схемные представления параметров показаны на рисунке \ (\ PageIndex {1} \).

Параметры импеданса

Во-первых, параметры импеданса на основе портов будут рассмотрены на основе общих напряжений и токов порта, как это определено для двухпортовых портов на рисунке 2.1.1. Эти параметры также называются параметрами импеданса порта или просто параметрами импеданса, если контекст понимается как порты.

Параметры импеданса на основе порта или параметры \ (z \) определены как

Рисунок \ (\ PageIndex {2} \): Эквивалентность схемы параметров \ (z \) и \ (y \) для обратной сети (в (b) элементы являются входами).

Рисунок \ (\ PageIndex {3} \): Подключение двухполюсного элемента к двухпортовому.

\ [\ begin {align} \ label {eq: 1} V_ {1} & = z_ {11} I_ {1} + z_ {12} I_ {2} \\ \ label {eq: 2} V_ {2 } & = z_ {21} I_ {1} + z_ {22} I_ {2} \ end {align} \]

или в матричной форме как

\ [\ label {eq: 3} \ mathbf {V} = \ mathbf {ZI} \]

Двойной индекс параметра упорядочен так, что первый относится к выходу, а второй — к входу, поэтому \ (z_ {ij} \) связывает выходное напряжение в порту \ (i \) с текущим входом в Порт \ (j \).Если сеть является взаимной, то \ (z_ {12} = z_ {21} \), но этот простой тип взаимосвязи не применяется ко всем параметрам сети. Эквивалентность обратной схемы параметров \ (z \) показана на рисунке \ (\ PageIndex {2} \) (a). Будет видно, что параметры \ (z \) являются удобными параметрами для использования, когда элемент включен последовательно с одним из портов, так как тогда операция, необходимая для разработки параметров \ (z \) более крупной сети, является просто добавлением .

На рисунке \ (\ PageIndex {3} \) (a) показано последовательное соединение двухполюсного элемента с двухпортом, обозначенным как сеть \ (\ text {A} \).{(A)} I_ {2} \]

, поэтому параметры \ (z \) всей сети можно записать как

\ [\ label {eq: 8} \ mathbf {Z} = \ left [\ begin {array} {cc} {z} & {0} \\ {0} & {0} \ end {array} \ right ] + \ mathbf {Z} _ {A} \]

Пример \ (\ PageIndex {1} \): эквивалент источника с двумя портами

Что такое эквивалентная схема Тевенина двухпортовой сети с оконечной нагрузкой справа?

Рисунок \ (\ PageIndex {4} \)

Решение

Из оригинальной схемы

\ [\ begin {align} \ label {eq: 9} V_ {1} & = Z_ {11} I_ {1} + Z_ {12} I_ {2} \\ \ label {eq: 10} V_ {2 } & = Z_ {21} I_ {1} + Z_ {22} I_ {2} \\ \ label {eq: 11} V_ {2} & = E-I_ {2} Z_ {L} \ end {align} \]

Подставляя уравнение \ (\ eqref {eq: 11} \) в уравнение \ (\ eqref {eq: 10} \)

\ [\ label {eq: 12} E = Z_ {21} I_ {1} + (Z_ {22} + Z_ {L}) I_ {2} \]

Умножение уравнения \ (\ eqref {eq: 9} \) на \ ((Z_ {22} + Z_ {L}) \) и уравнения \ (\ eqref {eq: 12} \) на \ (Z_ {12} \)

\ [\ begin {align} (Z_ {22} + Z_ {L}) V_ {1} & = (Z_ {22} + Z_ {L}) Z_ {11} I_ {1} \ nonumber \\ \ label {eq: 13} & \ quad + (Z_ {22} + Z_ {L}) Z_ {12} I_ {2} \\ \ label {eq: 14} Z_ {12} E & = Z_ {12} Z_ { 21} I_ {1} + Z_ {12} (Z_ {22} + Z_ {L}) I_ {2} \ end {align} \]

Вычитание уравнения \ (\ eqref {eq: 14} \) из уравнения \ (\ eqref {eq: 13} \)

\ [(Z_ {22} + Z_ {L}) V_ {1} — Z_ {12} E = [(Z_ {22} + Z_ {L}) Z_ {11} -] I_ {1} \ nonumber \ ]

\ [\ label {eq: 15} V_ {1} = \ frac {Z_ {12} E} {Z_ {22} + Z_ {L}} + \ left (Z_ {11} — \ frac {Z_ {12 } Z_ {21}} {Z_ {22} + Z_ {L}} \ right) I_ {1} \]

Для эквивалентной схемы Тевенина \ (V_ {1} = E _ {\ text {TH}} + I_ {1} Z _ {\ text {TH}} \) и так

\ [\ label {eq: 16} Z _ {\ text {TH}} = \ left (Z_ {11} — \ frac {Z_ {12} Z_ {21}} {Z_ {22} + Z_ {L}} \ right) \ quad \ text {and} \ quad E _ {\ text {TH}} = \ frac {Z_ {12} E} {Z_ {22} + Z_ {L}} \]

Параметры пропускной способности

Когда элемент находится в шунте с двумя портами, параметры полной проводимости на основе портов или параметры \ (y \) являются наиболее удобными для использования. {(A)} V_ {2} \ end {align} \]

Таким образом, параметры \ (y \) всей сети равны

\ [\ label {eq: 23} \ mathbf {Y} = \ left [\ begin {array} {cc} {y} & {0} \\ {0} & {0} \ end {array} \ right ] + \ mathbf {Y} _ {A} \]

Рисунок \ (\ PageIndex {5} \): Последовательное соединение двух двухпортовых сетей.

Рисунок \ (\ PageIndex {6} \): Пример последовательного соединения двухпортовых сетей: (а) усилитель; и (б) его компоненты, представленные в виде двухпортовых сетей.

Параметры гибрида

Иногда удобнее использовать гибридные параметры или параметры \ (h \), определенные с помощью

\ [\ label {eq: 24} V_ {1} = h_ {11} I_ {1} + h_ {12} V_ {2} \ quad \ text {и} \ quad I_ {2} = h_ {21} I_ {1} + h_ {22} V_ {2} \]

или в матричной форме как

\ [\ label {eq: 25} \ left [\ begin {array} {c} {V_ {1}} \\ {I_ {2}} \ end {array} \ right] = \ mathbf {H} \ left [\ begin {array} {c} {I_ {1}} \\ {V_ {2}} \ end {array} \ right] \]

Эти параметры удобно использовать с транзисторными схемами, поскольку они описывают управляемый напряжением источник тока, который представляет собой простую модель транзистора.

Выбор используемых сетевых параметров зависит от удобства, но, как будет видно по всему тексту, некоторые параметры естественным образом описывают конкретную характеристику, желаемую в проекте. Например, если порт \ (\ mathsf {1} \) является входным портом усилителя, а порт \ (\ mathsf {2} \) является выходным портом, \ (h_ {21} \) описывает текущий коэффициент усиления усилитель.

2.2.3 Последовательное соединение двухпортовых сетей

Последовательное соединение двух двух портов показано на рисунке \ (\ PageIndex {5} \).Пример того, когда происходит последовательное соединение, показан на рисунке \ (\ PageIndex {6} \), который представляет собой схему конфигурации транзисторного усилителя с катушкой индуктивности в ветви истока. Транзистор и катушка индуктивности могут быть представлены как два порта, так что схема на рисунке \ (\ PageIndex {6} \) (a) представляет собой последовательное соединение двух двух портов, как показано на рисунке \ (\ PageIndex { 6} \) (б). {(B)}} \ end {array} \ right] \ end {align} \]

Таким образом, общее отношение параметра \ (y \) равно

\ [\ label {eq: 35} \ left [\ begin {array} {c} {I_ {1}} \\ {I_ {2}} \ end {array} \ right] = (\ mathbf {Y} _ {A} + \ mathbf {Y} _ {B}) \ left [\ begin {array} {c} {V_ {1}} \\ {V_ {2}} \ end {array} \ right] \]

Рисунок \ (\ PageIndex {8} \) представляет собой пример подсхем, которые могут быть представлены как два порта, которые затем соединяются параллельно.

2.2.5 Последовательно-параллельное соединение двухпортовых сетей

Подход, аналогичный подходу, описанному в предыдущем подразделе, применяется при разработке общих сетевых параметров последовательно-параллельного соединения

Рисунок \ (\ PageIndex {8} \): Пример параллельного соединения двух двух портов: (а) усилителя обратной связи; и (б) его компоненты, представленные в виде двухпортовых сетей \ (\ text {A} \) и \ (\ text {B} \).

Рисунок \ (\ PageIndex {9} \): Последовательно-параллельное соединение двух портов.{(B)}} \ end {array} \ right] \ end {align} \]

В компактной форме:

\ [\ label {eq: 42} \ left [\ begin {array} {c} {V_ {1}} \\ {I_ {2}} \ end {array} \ right] = (\ mathbf {H} _ {A} + \ mathbf {H} _ {B}) \ left [\ begin {array} {c} {I_ {1}} \\ {V_ {2}} \ end {array} \ right] \]

2.2.6 \ (ABCD \) Матричная характеристика двухпортовых сетей

\ (ABCD \) являются наилучшими параметрами для использования при каскадном соединении двух портов, как показано на рисунке \ (\ PageIndex {10} \), и требуются отношения общего напряжения и тока.Сначала рассмотрим рисунок \ (\ PageIndex {11} \), на котором показаны напряжения и токи

Рисунок \ (\ PageIndex {11} \): Двухпортовая сеть с каскадируемыми определениями напряжения и тока.

в каскадной форме с входными переменными в терминах выходных переменных:

\ [\ label {eq: 43} \ left [\ begin {array} {c} {V_ {a}} \\ {I_ {a}} \ end {array} \ right] = \ left [\ begin { массив} {cc} {A} & {B} \\ {C} & {D} \ end {array} \ right] \ left [\ begin {array} {c} {V_ {b}} \\ {I_ {b}} \ end {array} \ right] \]

Отношение взаимности параметров \ (ABCD \) не так просто, как для параметров \ (z \) и \ (y \).Чтобы увидеть это, сначала выразите параметры \ (ABCD \) через параметры \ (z \). Обратите внимание, что ток в Порте \ (\ mathsf {2} \) имеет направление, противоположное обычному определению двухпортового тока, показанному на Рисунке 2.1.1 (a). Итак

\ [\ begin {align} \ label {eq: 44} V_ {a} & = V_ {1} \\ \ label {eq: 45} I_ {a} & = I_ {1} \\ \ label {eq : 46} V_ {a} & = z_ {11} I_ {a} -z_ {12} I_ {b} \\ \ label {eq: 47} V_ {b} & = V_ {2} \\ \ label { eq: 48} I_ {b} & = — I_ {2} \\ \ label {eq: 49} V_ {b} & = z_ {21} I_ {a} -z_ {22} I_ {b} \ end { align} \]

Из уравнения \ (\ eqref {eq: 49} \),

\ [\ label {eq: 50} I_ {a} = \ frac {z_ {22}} {z_ {21}} I_ {b} + \ frac {1} {z_ {21}} V_ {b} \ ]

и подставив это в уравнение \ (\ eqref {eq: 46} \), получим

\ [\ label {eq: 51} V_ {a} = \ frac {z_ {11}} {z_ {21}} V_ {b} + \ left (z_ {11} \ frac {z_ {22}} { z_ {21}} — z_ {12} \ right) I_ {b} \]

Сравнение формул \ (\ eqref {eq: 50} \) и \ (\ eqref {eq: 51} \) с уравнением \ (\ eqref {eq: 43} \) приводит к

\ [\ label {eq: 52} \ begin {align} A & = z_ {11} / z_ {21} & B & = \ Delta_ {z} / z_ {21} \ nonumber \\ C & = 1 / z_ {21} & D & = z_ {22} / z_ {21} \ nonumber \ end {align} \]

где

\ [\ label {eq: 53} \ Delta_ {z} = z_ {11} z_ {22} -z_ {12} z_ {21} \]

Перестановка,

\ [\ label {eq: 54} \ begin {align} z_ {11} & = A / C & z_ {12} & = (AD-BC) / C \ nonumber \\ z_ {21} & = 1 / C & z_ {22} & = D / C \ nonumber \ end {align} \]

Теперь можно определить условие взаимности в терминах параметров \ (ABCD \).Для параметров \ (z \) \ (z_ {12} = z_ {21} \) для взаимности; то есть из уравнения \ (\ eqref {eq: 54} \) для обратной сети,

\ [\ label {eq: 55} \ frac {AD-BC} {C} = \ frac {1} {C} \ quad \ text {and} \ quad AD-BC = 1 \]

Таким образом, чтобы двухпортовая сеть была взаимной, \ (AD — BC = 1 \). Полезность этих параметров заключается в том, что матрица \ (ABCD \) каскадного соединения \ (N \) двух портов на рисунке \ (\ PageIndex {10} \) равна произведению \ (ABCD \) матрицы отдельных двухпортовых:

\ [\ label {eq: 56} \ left [\ begin {array} {cc} {A} & {B} \\ {C} & {D} \ end {array} \ right] = \ left [\ begin {array} {c} {A_ {1}} & {B_ {1}} \\ {C_ {1}} & {D_ {1}} \ end {array} \ right] \ left [\ begin {array } {cc} {A_ {2}} & {B_ {2}} \\ {C_ {2}} & {D_ {2}} \ end {array} \ right] \ cdots \ left [\ begin {array} {cc} {A_ {N}} & {B_ {N}} \\ {C_ {N}} & {D_ {N}} \ end {array} \ right] \]

См. В таблице \ (\ PageIndex {1} \) параметры \ (ABCD \) для нескольких двухпортовых сетей.

Таблица \ (\ PageIndex {1} \): \ (ABCD \) параметров нескольких двухпортов. Линия передачи без потерь с постоянной распространения \ (\ beta \). (\ (\ beta \ ell \) и \ (\ theta \) — электрические длины линий передачи в радианах.)

Сноски

[1] Даже когда термин «двухпортовый» используется сам по себе, дефис используется, поскольку он относится к двухпортовой сети.

% PDF-1.6 % 1 0 объект R) / CreationDate (D: 20171026113300 + 08’00 ‘) / Creator (Microsoft Word 2016) / ModDate (D: 201151247 + 08’00’) / Producer (Microsoft Word 2016; изменено с помощью iText 5.5.10 2000-2015 iText Group NV \ (AGPL-версия \)) >> эндобдж 2 0 obj > поток