D триггер принцип работы: D-триггер. Принцип работы и обозначение на схемах.

Содержание

D-триггер. Принцип работы и обозначение на схемах.

Принцип работы и обозначение D-триггера

Возможно, вы уже познакомились с RS-триггером и JK-триггером на страницах сайта Go-radio.ru, но разговор о триггерах был бы неполным без упоминания D-триггера. D-триггер (англ. Delay-задержка) имеет свойственные всем триггерам входы: S (установка), R (сброс), С — вход синхронизации и D-вход. Ещё D-триггер называют – триггер с динамическим управлением. Работа D-триггера аналогична работе JK-триггера с небольшими отличиями.

Особенностью триггера является то, что при подаче на вход D низкого уровня (логического 0) и по спаду импульса на входе С, триггер сбрасывается в нулевое состояние. Если на входе D высокий уровень (логическая 1), то по спаду импульса на входе С триггер устанавливается в единицу.

Что такое спад импульса? Объяснить это лучше наглядно, например, с помощью рисунка. Вот взгляните.

Напомним, что вход C является входом синхронизации или, по-другому, входом тактирования. Он нужен для того, чтобы упорядочить работу множества отдельных микросхем в одной общей схеме.

На принципиальных схемах D-триггер обозначается следующим образом.

Бывает, что изображение на схеме несколько отличается. Но, несмотря на это, на условном обозначении D-триггера всегда присутствует указание входа «D«.

В cерии логических микросхем К561, выполненных по технологии КМОП, есть наборы D-триггеров. Например, микросхема К561ТМ2 содержит два D-триггера в одном корпусе. А в составе микросхемы К561ТМ3 уже четыре D-триггера. Для построения несложных счётчиков и делителей частоты эти микросхемы гораздо удобнее.

Вот так обозначается на схемах микросхема К561ТМ2 (К176ТМ2, К564ТМ2). Импортный аналог микросхемы К561ТМ2 — CD4013, HEF4013.

Как видим, в составе этой микросхемы два D-триггера. Для подключения питания к этой микросхеме используются вывод 14 (это плюс «+», VDD) и вывод 7 (это минус «-«, GND).

Для того чтобы получить из D-триггера делитель частоты на два достаточно соединить инверсный выход со входом D. То есть соединяются выводы 2 и 5 (12 и 9), а импульсы подаются на вход С.

Главная &raquo Цифровая электроника &raquo Текущая страница

Также Вам будет интересно узнать:

 

Справочник «Цифровые Интегральные Микросхемы»

Справочник «Цифровые Интегральные Микросхемы» [ Содержание ]

2.5.2. D-триггеры

D-триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qn+1=Dn Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим.

У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала C=1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.

D-триггеры могут быть построены по различным схемам. На рис. 2.43,а показана схема одноступенчатого D-триггера на элементах И-НЕ и его условное обозначение. Триггер имеет прямые статические входы (управляющий сигнал — уровень логической единицы). На элементах DD1.1 и DD1.2 выполнена схема управления, а на элементах DD1.3 и DD1.4 асинхронный RS-триггер.


Рис. 2.43. Синхронный D-триггер: а — схема D-триггера на элементах И-НЕ и условное обозначение;
б — временные диаграммы; в — преобразование синхронного RS-триггера в синхронный D-триггер;
г — временные диаграммы записи и считывания.

Если уровень сигнала на входе С = 0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS-триггера с инверсными входами (DD1.3 и DD1.4) поступают пассивные уровни /S = /R = 1.

При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход D.

Следовательно, при C=0 Qn+1=Qn, а при C=l Qn+1=Dn. Временные диаграммы, поясняющие работу D-триггера, приведены на рис. 2.43,б.

D-триггер возможно получить из синхронного RS-триггера, если ввести дополнительный инвертор DD1.1 между входами S и R (рис. 2.43,в). В таком триггере состояние неопределенности для входов S и R исключается, так как инвертор DD1.1 формирует на входе R сигнал /S. Временные диаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание приведены на рис. 2.43,г. Обязательным условием правильной работы D-триггера является наличие защитного временного интервала после прихода импульса на вход D перед тактовым импульсом (вход С).

Этот интервал времени tn+1-tn зависит от справочных данных на D-триггер.

Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 — входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 2.44. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат для первоначальной установки триггера в определенное состояние.


Рис. 2.44. Комбинированный D-триггер и его условное обозначение.

Если C=D=0, установить /S=0, а /R=1, то элементы DD1.1 … DD1.5 будут закрыты, а элемент DD1.6 будет открыт, т. е. Q=l, /Q=0. При снятии нулевого сигнала со входа /S, откроется элемент DD1.1, состояние остальных элементов не изменится. При подаче единичного сигнала на вход С на всех входах элемента DD1.3 будут действовать единичные сигналы и он откроется, а элемент DD1.6 закроется: /Q = 1. Теперь на всех входах элемента DD1.5 действуют единичные сигналы и он будет открыт: Q = 0. Следовательно, после переключения триггера сигнал на выходе Q стал равным сигналу на входе D до переключения: Qn+1=Dn=0.

После снятия единичного сигнала со входа С состояние триггера не изменится.

D-триггер с динамическим входом C может работать как T-триггер. Для этого необходимо вход С соединить с инверсным выходом триггера /Q (рис. 2.45,а). Если на входе D поставить дополнительный двухвходовый элемент И и инверсный выход триггера /Q соединить с одним из входов элемента И, а на второй вход подать сигнал EI, то получим T-триггер с дополнительным разрешением по входу (рис. 2.45,б).


Рис. 2.45. Схемы преобразования D-триггера. а — преобразование D-триггера в T-триггер и его временная диаграмма работы;
б — преобразование D-триггера в в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;

Микросхема ТМ2 содержит два независимых комбинированных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа /S и /R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46). Логическая структура одного D-триггера (рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логической единицы (высокого уровня) в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы /S и /R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы /S и /R).


Рис. 2.46. Структура D-триггера микросхемы ТМ2

Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы /S и /R. В это время входы D и С не влияют.

Если на входы /S и /R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и /Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов /S и /R состояние триггера будет неопределенным. Поэтому комбинация /S=/R=0 для этих входов является запрещенной.

Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно, если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, табл. 2.24), необходимо уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С. Причем этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).

Таблица 2.24. Состояния триггера ТМ2
Режим работы Входы Выходы
/S/RDCQ/Q
Асинхронная установка01XX10
Асинхронный сброс10ХХ01
неопределенность00ХХ11
Загрузка «1» (установка)111_/10
Загрузка «0» (сброс)110_/01

Цоколевка микросхемы ТМ2 приведена на рис. 2.47, а основные параметры см. в табл. 2.20а.


Рис. 2.47. Условное обозначение и
цоколевка микросхемы ТМ2

Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI. Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, передается на выходы триггеров. При напряжении низкого уровня на входе разрешения EI на выходах триггеров сохраняются предыдущие состояния (состояние входов D безразлично). В триггерах будет зафиксирована информация, имевшаяся на входах D, если состояние входа EI переключить от напряжения высокого уровня к низкому. Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка, схема одного D-триггера и временные диаграммы работы приведены на рис. 2.48, а, основные параметры триггеров даны в табл. 2.20, состояния триггеров даны в табл. 2.25.


Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера и временные диаграммы микросхем ТМ5, ТМ7.
Таблица 2.25. Состояния триггеров ТМ5, ТМ7
Режим работы Входы Выходы
EIDQn+1/Qn+1
Разрешение передачи данных на выход 1001
1110
Защелкивание данных 0ХQn=1/Qn=0

Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно. Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня) и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.


Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.

Триггеры микросхемы ТМ9 имеют только прямые входы Q, а триггеры ТМ8 — прямые и инверсные выходы Q и /Q. На входах C и /R поставлены дополнительные инверторы. Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Функционрированне триггеров в микросхемах ТМ8 и ТМ9 соответствует таблице состояний (табл. 2.26).

Таблица 2.26. Состояния триггеров ТМ8 и ТМ9
Режим работы Входы Выходы
/RDCQn+1/Qn+1
Сброс0XX01
Загрузка «1»11_/10
Загрузка «0»10_/01

Установка всех триггеров в состояние Q = 0 произойдет, когда на асинхронный вход /R подать напряжение низкого уровня — 0. Входы С и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход /R подать напряжение высокого уровня — 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения (фронта импульса) и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.


D-триггер с работой по уровню (защелка) и по фронту — Help for engineer

D-триггер с работой по уровню (защелка) и по фронту

D-триггер получил название от английского слова «delay» — задержка, которая реализуется подачей сигналов на вход синхронизации. В раннее рассмотренном RS-триггере было два входных сигнала, но для передачи двоичного кода достаточно одного входа с разными уровнями напряжения: высокий (1) и низкий (0). На два входа нельзя было подавать единицу одновременно, поэтому в D триггере эти входы объединены с помощью инвертора (рисунок 1 а), что исключает возможность возникновения запрещенного состояния.

Рисунок 1 – а) усовершенствованная схема RS-триггера б) графическое изображение D-триггера

Триггер D может работать по уровню сигнала, он еще называется защелка. В таком устройстве нужно ограничивать длительность синхронизирующего сигнала, потому что пока синхросигнал подается — переходной процесс со входа поступает на выход.

Схема зещелки собранная на логических элементах 2ИЛИ-НЕ (синий провод – логический ноль, красный – единица):

Временная диаграмма работы:


Триггер-защелка включается в работу только по синхросигналу. Когда на С логический ноль, то выход Q хранит прошлое записанное в него состояние, при этом уровень напряжения на входе D никак не может на него повлиять. Если подать «1» на вход синхронизации, то устройство будет работать в режиме «прозрачности» — выходной сигнал мгновенно повторяет сигнал входа. Но при отключении синхросигнала в памяти триггера останется последнее состояние входа и именно оно будет на Q. То есть получается «защелкнутый входной сигнал».

Исходя из описанного принципа работы, составим таблицу истинности:

Х означает, что состояние не имеет значения, иногда обозначают, как «тильда»

D-триггер, работающий по фронту, не требует контроля длительности синхронизирующего (тактового) сигнала, потому что фронт сигнала С проходит практически мгновенно (не может длиться продолжительное время). Триггер, который будет запоминать информацию лишь по фронту синхросигнала, можно построить из двух D-триггеров, тактовый сигнал на которые будет подаваться в противофазе:

Соответственно, схему на логических элементах можно сконструировать с помощью четырех ИЛИ-НЕ и одного инверсного блока:

На рисунке 2 (анимации) в правом верхнем углу для упрощения восприятия, на первом кадре написана цифра «1». Начиная рассматривать с этого кадра, будет проще проследить принцип работы (синий цвет – «0», красный – «1»).


Временная диаграмма Д-триггера, работающего по фронту

Рассмотрим принцип работы. Q’ – выход первого триггера, Q – второго. Так как тактовый сигнал на первый и второй вход подаются инверсировано, то когда один находится в режиме хранения, другой пропускает информацию со входа на выход. По диаграмме видно, что значение на выходе триггера Q изменится только по спадающему фронту синхронизирующего (тактового) сигнала С. То есть значение на Q будет соответствовать величине напряжения на входе D в момент изменения синхросигнала с 1 на 0.

Так как данное устройство состоит из двух более простых устройств, то условное его обозначение следующее:

Где ТТ означает наличие в строении двух простых триггеров, а «треугольник» около входа С – работу триггера по фронту сигнала.

Недостаточно прав для комментирования

Принцип работы и таблица истинности D-триггеров: синхронных и двухступенчатых

В цифровых схемах d триггер выполняет функции единичного запоминающего устройства. Такие решения применяют для оперативного и длительного хранения информации. Их используют в блоках фильтрации сигналов. Представленные ниже сведения помогут ознакомиться не только с теорией, но и с методикой решения отдельных практических задач.

Рабочая схема триггера

Что такое Д триггер

Триггерами называют устройства, способные длительное время поддерживать определенное состояние на выходе. Как правило, они контролируют соответствующие уровни напряжения. Изменения происходят при определенной комбинации входных сигналов.

Простейшие устройства этой категории создают по схеме RS. Они запоминают состояние сигнала, поданного на один из входов. Чтобы устранить процесс сбоев, который вызывают паразитные колебания при переходе сигнала из ноля в единицу и обратно, применяют синхронизацию. Этим дополнительным сигналом устанавливают точное время (интервал) для возможных изменений.

В обозначении Д триггера отмечена главная особенность. Буквой «Д» (D лат. ) маркируют вход, на который подают информационный сигнал. Другой («С») используют для синхронизации записи. Отсутствие активности на нем исключает изменение базового состояния. Такое решение, в отличие от RS, позволяет изменять состояние с применением только одного источника данных.

Устройство Д триггера

Проще всего представить функциональность на основе элементарных логических элементов. Второе название триггеров данной категории –  «защелка», наглядно поясняет основные принципы работы.

Схема Д триггера

На рисунке, кроме основных, отмечены входы. Вне зависимости от сигналов синхронизации, с их помощью переводят изделие в нулевое или единичное состояние. Таким образом реализован принцип приоритетности, так как активация S и R блокирует входные вентили C.

Виды D триггера

Типовые решения с применением представленных логических элементов рассмотрены ниже. Допустимы другие комбинации для удвоения частоты и решения других задач.

D-триггер синхронный

Рассмотрим на упрощенном примере основы функционирования. Для этого уберем сервисные входы. Диаграммы демонстрируют изменение сигналов при разных комбинациях управления. В таблице показаны состояния для записи единиц и нулей, а также в режиме хранения.

D триггер: таблица истинности, схема, временные графики

Если подать на С единицу (ноль), изменение на D сопровождается появлением аналогичного сигнала на выходе Q. Следует обратить внимание на временные задержки. Пока синхронизация отсутствует, изделие не срабатывает, вне зависимости от состояния информационного входа.

В соответствующих режимах:

  • Запоминается предыдущее состояние на выходе;
  • Обеспечивается «прозрачность» – практически мгновенное повторение входных значений;
  • Фиксируется выходной сигнал («защелкивается»), когда сигнала С нет.

D-триггер двухступенчатый

В таких схемах объединяют последовательно два триггера. Первый – настраивают по увеличению входного сигнала. Второй – по спаду. Как видно на рисунке, состояние изменяется не одновременно с появлением новой информации, а с определенной временной задержкой, длительность которой равна одному полному рабочему циклу сигнала синхронизации.

Схема и временная диаграмма двухступенчатого триггера

Принцип работы

Во всех схемах имеет значение длительность рабочих реакций, которая определяет время записи (стирания). Определенное значение имеет помехоустойчивость. В следующих разделах рабочие процессы рассмотрены подробно.

Элементы с управлением по уровню

В этом варианте изменение состояния происходит только при высоком уровне синхронизирующего сигнала. При соответствующем положении устройство копирует изменения на входе с небольшой технологической задержкой. Если на С – ноль, реакция на выходе отсутствует.

Временная диаграмма для управления триггером по уровню

Элементы с управлением по фронту

В соответствии с названием, здесь реализована схема управления по фронту (переднему и заднему). С помощью временной диаграммы можно рассмотреть рабочие циклы внимательно.

Изменение состояния при разных информационных (управляющих) сигналах

Допустим, что для управления выбран передний фронт. При С=0 состояние триггера не изменяется, вне зависимости от информационных сигналов, – одновременно с прохождением переднего фронта записывается аналогичное уровню D. В данном примере – единица. Следующие изменения происходят по такому же алгоритму.

Чтобы расширить базовую функциональность, устройство дополняют представленными выше сервисными входами (R и S). С их помощью состояние устанавливают произвольным образом (1 или 0) в любой нужный момент. Разумеется, для выполнения таких действий понадобятся дополнительные элементы управления.

К сведению. В этом варианте не имеет значения длительность управляющего сигнала. Для функционирования схемы его можно подать с применением инвертора в противофазе на два триггера Д типа, соединенные последовательно. Такое решение будет сопровождаться изменением состояния по заднему фронту (спаду).

Схема реализации d-триггера

В отличие от схем RS, данные устройства управляются с применением одного информационного входа. Это удобно, так как в двоичной системе один бит принимает только два значения (ноль или единицу). Кроме экономии проводников, такое решение помогает изменять задержку с применением регулировок частоты синхронизирующего сигнала.

Схема реализации триггера на транзисторах

Вместо рассмотренных выше ТТЛ элементов для создания аналогичного устройства можно применить типовые транзисторы, созданные с применением КМОП технологии. На картинке изображен d триггер, принцип работы которого представлен ниже:

  • при отсутствии сигнала на входе C транзистор VT1 находится в закрытом состоянии, не пропускает ток через полупроводниковый затвор;
  • в этом состоянии не имеет значения уровень сигнала на D;
  • если подать на С единицу, переход откроется;
  • инвертор D1 обеспечит передачу на выход Q сигнала;
  • два транзистора VT2 и VT3 образуют второй инвертор, который обеспечивает функционирование схемы в режиме типичного D триггера.

Таким образом, как и при работе с элементарными логическими компонентами, здесь данные состояния сохраняются только при нулевом уровне синхронизирующего сигнала. При увеличении его до уровня открытия полупроводникового перехода информация на входе и выходе будет повторяться с минимальной задержкой.

Для объективного анализа схемотехники надо изучить переходные процессы. Дело в том, что базовые для логических уравнений значения (ноль и единица) не всегда способны физически соответствовать идеальным значениям. Допустим, что управляющий сигнал поступает одновременно со сменой информационного. В этом случае триггер переходит в нестабильное состояние.

Ошибки проявляются в сбоях, когда последующие логические элементы ошибочно воспринимают амплитуду входных сигналов. Подобные ошибки могут блокировать полностью работу вычислительных устройств и другой техники.

Паразитные импульсные помехи образуют шумы в радиочастотном диапазоне. Состояние неопределенности увеличивает временные задержки при прохождении сигналов. Чтобы минимизировать вредное влияние и правильно делать конструкторские расчеты, производители триггеров указывают в сопроводительной документации минимальные допустимые параметры:

  • setup time – промежуток перед синхронизирующим импульсом;
  • hold time – длительность информационного сигнала.

Оценочный параметр MTBF показывает величину, обратно пропорциональную скорости отказов. Им определяют способность триггеров поддерживать стабильность рабочих процессов.

Условные обозначения Д триггеров на схеме

Стандарты:

  • Т – триггер;
  • D – информационный вход;
  • C (треугольник) – синхронизация;
  • S и R – входы для принудительного перевода состояния в ноль или единицу.

Условно графическое обозначение (УГО) двух последовательно подключенных триггеров

При работе с цифровыми схемами, кроме основных логических функций, надо учитывать базовые принципы радиотехники. Для поддержания хорошей работоспособности необходимо качественное электропитание. Особое внимание уделяют минимизации паразитных переходных процессов, защите от внешних неблагоприятных воздействий. Уменьшает количество сбоев эффективная защита от электромагнитных помех.

Видео

принцип работы и простейшие схемы устройств, их назначение и практическое использование

Под определение триггера попадают довольно много схем в электронных устройствах. Их общая черта — это способность находиться в одном из двух устойчивых состояний, которые сменяют друг друга под воздействием какого-либо сигнала. Кроме того, триггеры обладают двоичной памятью, то есть могут запоминать своё положение и оставаться в нём даже после прекращения влияния переключающего фактора, таким образом запоминая разряд числа в двоичном коде.

Описание и принцип работы

В широком смысле триггером (от английского trigger — спусковой крючок, запускающий механизм) называют любой импульс или событие, ставшее причиной чего-либо. Термин применяют в электронике, психологии, медицине, программировании и других областях деятельности. В создании микросхем и других устройств так называют элемент, который способен принимать одно из двух стойких состояний (0 или 1) и сохранять их в течение долгого времени.

Положение триггера зависит от получаемых им сигналов на прямом и инверсном выходах. Отличительной чертой устройства является то, что его переход из одной позиции в другую обусловлен не только получением внешних инструкций, поступающих от выбранной системы управления, но и посредством обратной связи. То есть текущее положение элемента зависит от предыстории его работы.

Триггеры могут сохранять свою память только при постоянном поступлении напряжения. Если его отключить, а затем снова подключить, устройство перейдёт в случайное состояние. Поэтому при конструировании устройства важно предусмотреть способ, которым он изначально будет вводиться в правильное положение.

В основе любого триггера лежит схема, которая состоит из двух логических элементов типа И-НЕ либо ИЛИ-НЕ, имеющих друг с другом обратную положительную связь. Такой тип подключения позволяет системе иметь всего два возможных устойчивых состояния, из которых выбирается одно. Важной деталью является то, что после того как триггер перешёл в положение, он может сохранять его сколько угодно времени, до тех пор, пока не будет подан очередной управляющий сигнал.

Другой характерной особенностью устройств является возможность мгновенного осуществления перехода от одного состояния в другое после получения соответствующей команды. Задержка настолько мала, что её можно не учитывать при проведении расчётов.

Число входов может быть разным и зависит от требуемых функций. Если подать сигнал одновременно на два из них, то он примет произвольную позицию после прекращения их поступления. По своим функциям входы делятся на несколько типов, которые входят в две большие группы: информационные и управляющие. Первые из них получают сигналы и запоминают их в виде информации, в то время как вторые разрешают или запрещают её запись, а также выполняют функцию синхронизации. На схемах они имеют следующие обозначения:

  • S — устанавливает триггер в состояние «1» на прямом выходе;
  • R — противоположен S, сбрасывает состояние обратно на «0»;
  • С — вход синхронизации;
  • D — принимает информацию для последующего занесения на триггер;
  • T — счётный вход.

Комбинация разных типов входов и выходов определяет то, как работает триггер. Существует множество схем этих устройств, использующихся для разных целей.

Классификация триггеров

Триггерные системы отличаются друг от друга по функциональному признаку, типу управления, числу возможных состояний и уровней, способу реагирования на помехи, составу основных логических элементов и другим особенностям. Однако все они, начиная от самых простых схем и заканчивая сложными многоступенчатыми структурами с множеством состояний, работают по одинаковому принципу.

Общие различия

Триггеры делят на несколько больших групп по функциональным и практическим различиям. Вот некоторых из них:

  • По принципу управления они бывают статические (или потенциальные) и динамические. Первые реагируют на непосредственную подачу сигналов на вход, соответствующих единице или нулю. Вторые воспринимают изменение сигнала с одного на другой.
  • Статические, в свою очередь, делятся на две группы: симметричные и несимметричные. Они отличаются по внутреннему строению электрических связей в схеме — у симметричных они идентичны во всех отдельных ячейках устройства. Именно они составляют основную массу триггеров.
  • По функциональным особенностям. Самый частый тип такой классификации — синхронные и асинхронные. Первые приходят в действие только при смене такса с нуля на единицу или наоборот, в то время как вторые воспринимают непосредственный момент появления сигнала.
  • Согласно количеству ступеней и уровней.
  • По реагированию на возникновение помех триггеры можно поделить на прозрачные и непрозрачные, которые, в свою очередь, бывают проницаемыми и непроницаемыми.
  • В соответствии с числом возможных устойчивых состояний. Чаще всего их два, но бывают и троичные, четверичные и прочие элементы.
  • По логическому составу, количеству и соотношению элементов И-НЕ и ИЛИ-НЕ.
  • Со сложной и простой логикой.

Все системы классификации триггеров взаимодействуют и дополняют друг друга. Например, двухступенчатый триггер может быть синхронным или асинхронным, иметь статическое или динамическое управление и так далее. Выделены также отдельные виды этих систем с разными названиями.

Типы устройств

Говоря о различиях триггеров, стоит рассмотреть их отдельные типы. Самый простой из них — это RS-триггер, на основе которого строятся все остальные разновидности этих устройств, потому именно с него нужно начинать знакомство «для чайников». Это асинхронный тип системы, который состоит из двух входов — S (от английского set — установить) и R (соответственно, reset — сбросить). Он может работать как на основе логических систем И-НЕ, так и на ИЛИ-НЕ. В первом случае входы будут прямыми, во втором — инверсными.

Подача активного сигнала на элемент S приведёт РС триггер в состояние логической единицы, а на R — сбросит его до нуля. Если их подать одновременно, результат зависит от реализации схемы, а когда убрать, то он будет определён случайным образом.

Из-за низкой устойчивости к помехам такой тип устройства редко применяют в электронике и микросхемах. Чаще всего его используют для устранения так называемого дребезга контактов — многократных хаотичных замыканий и размыканий, вызванных упругостью используемых для них материалов и происходящих после их подключения.

Система типа RS является асинхронной. Если возникает необходимость сохранить поступаемую на неё информацию, к устройству подключают отдельно составленную систему управления, которая будет переводить его в режимы хранения и записи.

Вторым типом является D триггер (по некоторым данным, название происходит от английского слова delay — задержка, по другим — от data — данные). В его составе должны присутствовать минимум два элемента: D-вход для получения информации и C — для синхронизации. Такие системы бывают статичными и динамичными. Первые записывают данные всё время, при котором уровень сигнала на C соответствует единице, вторые — только тогда, когда происходит перепад напряжения.

Вход на схеме D триггера изображается в виде треугольника. Когда его вершина направлена на микросхему, то его ввод прямой, а если наоборот — инверсный.

Информация на выходах в этом типе системы задерживается по сравнению с входной на один такт. Поскольку она остаётся неизменной до активации очередной команды синхронизации, устройство как бы помнит её, что и позволяет ему выполнять свои основные функции. Главная из них — это создание регистров сдвига и хранения для управления записью информации. Это очень важные элементы, без которых невозможно создать даже простейший микропроцессор.

Из-за того, что все изменения на входе D системы точно повторяются на её выходе, иногда возможны ложные срабатывания контролируемых ею устройств. Чтобы избежать этого, необходимо создать двухступенчатый триггер. Его первая ступень записывает информацию, но во вторую она не попадает до поступления сигнала перезаписи. Затем, после получения команды, первая ступень переходит в режим хранения, а вторая переписывает с неё данные, что помогает избежать состояния их «прозрачности».

Двухступенчатые триггеры обозначают как TT. Они могут управляться как статически, так и динамически.

T триггер (от слова «toggle», которое значит «переключатель») ещё называют счётчиковым, так как это простейший вариант счётчика до двух. Состоит из входа T и выхода C. Синхронные системы такого типа переключаются по каждому тактовому импульсу на выводе, в то время как работа асинхронного зависит от состояния ввода. Когда оно соответствует единице, при получении импульса на выходе триггер меняет своё значение на противоположное, а если равно нулю, то никакой реакции не происходит.

Построить такую асинхронную систему можно на основе JK или двухстепенного D-триггера. Её в основном применяют для деления частоты вдвое.

Последний из используемых наиболее часто видов — JK триггер. По принципу работы он почти идентичен RS. Его единственное отличие в том, что система типа JK меняет своё состояние на противоположное при подаче единицы на оба входа. Это помогает избежать возникающих иногда неопределённостей.

JK иногда называют универсальным триггером. У этого есть две причины. Первая — широкий спектр применения подобных элементов. Второе — тот факт, что из него можно легко получить любой другой тип системы, если это зачем-то понадобится.

Практическое использование

Чаще всего триггер используется для генерации сигнала, длительность которого соответствует продолжительности процесса в системе, которую он контролирует. Он может как непосредственно разрешать его начало и конец, так и передавать другим элементам информацию о том, что процесс запустился. Таким образом достигается контроль системы, далее нужно только позаботиться о разрешении ситуации неопределённости.

Вторая важная функция триггера — синхронизация процессов. Это помогает избавиться от лишних и случайных импульсов, возникающих, например, когда несколько входных сигналов изменились в течение очень короткого промежутка времени. Кроме того, с помощью триггеров можно «пропустить» в систему только полные по длительности импульсы или задержать поступающую информацию.

Реализация триггеров и их применение на практике происходит в различных устройствах для запоминания и хранения памяти. Именно этот элемент представляет собой базовую ячейку ОЗУ, способную хранить 1 бит информации в статическом состоянии. Кроме того, его используют для следующих целей:

  • в качестве компонентов для создания микросхем различного назначения;
  • как организатор вычислительных систем;
  • в регистрах сдвига и хранения;
  • для изготовления полупроводниковых систем, например, транзисторов и реле.

Триггер является не только базовым элементом электроники, но и простейшим кибернетическим устройством, способным выполнять свою логическую функцию, одновременно поддерживая обратную связь. Таким образом, он используется для создания множества механизмов, целью или условием работы которых является возможность запоминания, хранения, передачи и преобразования информации. Найти триггер можно в любом приборе, начиная от систем переключения питания и заканчивая элементами цифровой микроэлектроники.

Создание запчастей для компьютеров, мобильных телефонов, роботов, управляющих панелей, транспорта и многих других приборов невозможно без использования триггеров. Применяют их и для изготовления простых схем на основе электромагнитного реле — такие конструкции всё ещё используются благодаря своей простоте и высокой защите от помех, несмотря на высокое потребление энергии.

Персональный сайт — Триггеры

Триггер — это запоминающее устройство, хранящее одно из двух состояний — либо 0 либо 1.

Содержание

Является синхронным триггером

Таким образом триггер сохраняет значение поданное на вход D.

Рис. 14. Условное обозначение D-триггера, его реализация и временные диаграммы его работы.

Рис. 15. Временные диаграммы.

При C=0 и R=S=1 возникает запрещенное состояние.

Предназначен для хранения информации на входе D при C=1

Рис. 16. Условное обозначение T-триггера.

Триггер при подаче сигнала синхронизации меняет значение на выходе на противоположное. Может иметь вход стробирования Е (при Е=0 триггер не изменяет значение на выходе ни при каких условиях).

 

Рис. 17. Схема T-триггера.

Если импульс синхронизации короткий (менее времени переключения триггера) то триггер работает в штатном режиме. При длительном импульсе синхронизации возможен автоколебательный режим.

Может быть реализован и на синхронном RS-триггере (рис. 5.3).

Рис. 18. Реализация T-триггера на базе RS-триггера.

Короткие импульсы синхронизации (менее времени срабатывания триггера) не совсем удобны для управления триггерами. Как вариант модернизации существуют двухступенчатые триггеры. Они реагируют на смену значения на входе синхронизации (фронт:0-1, либо спад:1-0).

В основе — RS триггер.

Рис. 19. Общий вид двухступенчатых триггеров.

Перезапись из первой во вторую ступень происходит при смене значения входа синхронизации.

Двухступенчатый синхронный RS-триггер

Рис. 20. Схема двухступенчатого синхронного RS-триггера.

Запись происходит по спаду (изменение с 1 до 0). Основа — два обычных RS-триггера. Запись в первый триггер происходит при С=1 (второй триггер в это время в режиме хранения). При смене значения С на С=0 происходит запись значений из первого триггера во второй. Таким образом запись происходит по спаду сигнала синхронизации С (это обозначается наклонной чертой на входе синхронизации в обозначении триггера на схеме — см. рис 6.3).

Рис. 21. Условное обозначение двухступенчатого синхронного RS-триггера.

Двухступенчатый D-триггер

Рис. 22. Схема и условное обозначение двухступенчатого D-триггера.

Логика работы та же что и у RS-триггера. С=1 — запись в первый триггер, С=0 — запись из первого во второй (запись по спаду).

Двухступенчатый JK-триггер

Рис. 23. Схема двухступенчатого JK-триггера.

Поведение аналогично предыдущим триггерам кроме состояния J=1 K=1. Рассмотрим это состояние. При J=1K=1 и C=1 возникает автоколебательный процесс: 0, 1, 0, 1 и т.д. JK-триггер должен переключаться в состояние, противоположное тому, в котором находится 2-й триггер, т.е. используются только внутренние обратные связи (ОС).

Для устранения этого недостатка можно модифицировать схему (рис. 24)

Рис. 24. Схема двухступенчатого JK-триггера (без автоколебательного процесса).

Особенность схемы — наличие глубокой обратной связи (а именно, связи выходов второй ступени со входами первой ступени). В результате в триггер первой ступени записываются только значения. противоположные значениям на выходе, поэтому нет колебательного процесса (и генерации случайных чисел заодно).

Двухступенчатые триггеры изменяют свои значения по спаду/фронту синхроимпульса, поэтому длительность импульсов не важна.

Приведенные выше (рис. 23 и 24) схемы являются базовыми, теперь следует рассмотреть конкретные реализации.

Рис. 25. Реализация двухступенчатого JK-триггера на базе элементов «И-НЕ».

На входы D1 и D2 идет обратная связь с выходов D7, D8. Запись происходит при условии, что на выходах D1 и D2 одновременно присутствуют «1» (запись во вторую ступень). Запись в первую ступень происходит при противоположных значениях на выходах D7, D8. Запись в первую ступень происходит либо при C=1, либо при J=K=0. Перезапись — при C=0 (на выходах D1 и D2 — единицы).

Еще эту схему можно получить на базе RS-триггеров (вывод схемы — на рис. 26)

Рис. 26. Реализация двухступенчатого JK-триггера на основе RS-триггера (вывод схемы).

Рис. 27. Пример универсального триггера.

При необходимости в схему можно ввести асинхронные входы установки в 0 и 1 — они устанавливают схему независимо от схемы управления. Триггер сч такими входами называется универсальным (т.е. он имеет и синхронные. и асинхронные входы установки). Асинхронные входы нужны для инициализации. Пример — рис 27, вход Reset переустановка всех компонентов схемы в начальное состояние. В режиме хранения требуется реагирование на синхронные входы (на их значения). При режиме записи — приоритет у асинхронных входов.

 

Универсальный JK-триггер

Рис. 28. Обозначение универсального JK-триггера.

Имеет как синхронные, так и асинхронные входы установки. Конъюнкции D1 и D2 могут быть и 3х-входовыми, и 6-тивходовыми, а могут иметь и большую размерность, следовательно, вместо одного сигнала J приходят несколько сигналов, объединенных конъюнкциями. Другими словами, на входе появляется «1», если на всех J — «1». Для входа K ситуация аналогичная.

 

Классическая схема ступенчатого D-триггера представлена на рисунке 29.

Рис. 29. Разработка ступенчатого D-триггера.

Состоит из трех асинхронных RS-триггеров (состоят из D1-D2, D3-D4, D5-D6 соответственно). Первую ступень образуют два триггера: (D1-D2) и (D3-D4), а вторая образуется, соответственно, на базе *D5-D6).

Первую ступень образуют два триггера: (D1-D2) и (D3-D4), а вторая образуется, соответственно, на базе *D5-D6).

T3 — с инверсными входами (рем хранение — оба значения равны «1»). Если C=0, то T2=T3=1, то есть при C=0T3=1, а при C=1 T3 определяется тем, что подается на вход D.

При C=0,D=0 в T1 записывается некоторое значение, а T2 находится в запрещенном состоянии (две «1»).

Если при C=1 T2=1 и T3=0, то произойдет переход в режим записи и произойдет запись «0» во вторую ступень.

Рассмотрим случай, когда C=0,D=1. Пусть D4=0, вход D4=0, тогда D1=1, можно наблюдать противоположную картину: T2 находится в режиме записи значения, а T1 — в запрещенном состоянии.

Рис. 8.2. Условное обозначение ступенчатого D-триггера.

При переключении C из «0» в «1» на D3 происходит то же изменение, что и на D2 — переход из 1 в 0. Тогда T3 находится в режиме записи логической единицы:

(0)Q→1 (1)¯Q→0

При C=1 значение на входе D поменяется: 1→0, выход D4 установится в значение логической «1», поэтому D1 станет равным 1 (его значение на выходе не меняется, на D2 — то же самое (только там — логический 0), поэтому значение на выходе D3 не меняется за счет D1 и D2).

При C=1 значение на входе D изменяется в порядке 1→0→1, значение D3 меняться не будет. Следовательно, при C=0 на выходе значение не будет меняться, при C=1 значение на выходе тоже не меняется. Таким образом, запись производится при переключении с 0 на 1 (по фронту).

  • Первый триггер — для фиксации того, что хотим записать «0»;
  • Второй триггер — для фиксации того, что хотим записать «1».

В итоге, при C:0→1 происходит запись, то есть переключение в другое состояние (или в запрещенное состояние).

Рис. 30. Условное обозначение ступенчатого D-триггера.

Рис. 31. Преобразование ступенчатого D-триггера в универсальный.

Рис. 32. Условное графическое обозначение универсального D-триггера.

 

КОМБИНИРОВАННЫЕ RS-D- И УНИВЕРСАЛЬНЫЕ JK-ТРИГГЕРЫ

1 Шадинова К.С. 1 Жусипбекова Ш.Е. 1 Жакипова Ш.А. 1 Мажибаева Г.П. 2 Маметжанова Н.Х. 2 Рсалина Л.А. 2 Байшыгашова Э.А. 2 Суранчиева З.Т. 2 Шаденова Н.С. 3

1 Казахский национальный медицинский университет имени С.Д. Асфендиярова

2 Казахский государственный женский педагогический университет

3 Общая средняя школа имени С. Аширова

Асинхронные триггеры изменяют свое состояние непосредственно в момент появления соответствующего информационного сигнала и не обладают логическим разнообразием. Синхронизируемые триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на входе синхронизации – С (от англ. clock). Иногда этот вход называют тактирующим или стробирующим. Сигнал на информационном входе этих триггеров записывается и передается на выход по сигналу синхронизации. Еще более широкими возможностями управления обладают тактируемый D- и универсальный JK-триггеры, на которых строятся основные узлы цифровых устройств автоматических комплексов. Поэтому изучение принципа действия, области использования и функциональных возможностей таких триггеров следует считать обязательной необходимой задачей. Цель работы: Исследование принципа построения и работы комбинированного RS-D и универсального JK-триггеров с последующим переводом их в счетный режим.

триггер

логические элементы

1. Горбачев Г.Н., Чаплыгин Е.Е. Промыш-ленная электроника. – М.: Энергоатомиздат. 1988.

2. Прянишников В.А. Электроника. – С.-Пб.: Корона принт. 1998.

3. Эндерлайн Р. Микроэлектроника для всех. – М.: Мир. 1989.

4. Наумов Ю.Е. Интегральные логические схемы. – М.: Радио и связь. 1980.

5. Партала Ю.Е. Цифровая электроника. – С.-Пб.: Наука и техника. 2000.

D-триггер (от англ. delay) отличается от синхронного RS-триггера тем, что вместо двух информационных входов R и S у него имеется только один информационный вход D (рис. 1, а). Часто его называют триггером задержки. Предположим, что первоначально триггер находится в нулевом состоянии, т.е. Q = 0. Если на вход D подать логическую «1», а на вход С подать тактирующий импульс, то на выходе Q установится логическая «1», т.е. триггер примет единичное состояние (Q = 1). Если на вход D подать логический «0», а на вход С – следующий импульс, то триггер перейдет в нулевое состояние (Q = 0). Поступление новых синхроимпульсов на вход С без смены сигнала на информационном входе, не может изменить состояние триггера (рис. 1, б).

Каждый раз смена состояния триггера совершается только по переднему фронту тактирующего импульса на входе С с небольшой задержкой tз по переднему и заднему фронту.

Асинхронные и входы имеют приоритет перед информационным, поскольку элемент памяти в этом случае управляется Лог.

Рис. 1. Комбинированный RS – D триггер (а) и его временные диаграммы (б)

«0» (Q = 1) и уже его ничто не может изменить (табл. 1). Чтобы иметь возможность записать информацию на входе D, следует подать на входы и логическую «1». Условно-графическое изображение D-триггера представлено на рис. 2. На возможность управления триггером только низким потенциалом по входам S и R указывает знак инверсности.

Если информационный вход D триггера соединить с его инверсным выходом , то у триггера остается только один вход С (без учета R и S). При поступлении серии импульсов на вход С, триггер меняет свое состояние каждый раз по переднему фронту этих сигналов и, поскольку лог. «1» на выходе Q появляется в два раза реже, чем импульсы на входе С, то такой триггер осуществляет деление частоты входных сигналов на два. В этом случае такой триггер называют счетным или Т-триггером. Запрещенным состоянием для D-триггера считается одновременное присутствие на входах R = S = 0, в результате чего на обоих выходах возникает логическая «1» (табл. 1). В настоящей работе изучается D-триггер, построенный на ИМС типа К155ТМ2. Данная микросхема имеет в своем составе два независимых D-триггера, представленные на рис. 3.

Рис. 3. Расположение выводов ИМС К155ТМ2

Таблица 1

Таблица истинности D-триггера

ВХОДЫ

ВЫХОДЫ

S

R

D

C

Q

Q

0

1

*

*

1

0

1

0

*

*

0

1

1

1

1

1

1

1

1

0

1

1

0

1

0

1

0

0

0

*

*

1

1

Примечание. Символы в табл. 1 означают кратковременный положительный перепад.

Рис. 2. Графическое изображение RS – D триггера

Наиболее универсальным среди тактируемых является JK-триггер (от англ. Jump и Keep), отличающийся от рассмотренных тем, что появление на обоих информационных входах (J и K) логических нулей приводит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной. Схемная реализация JK-триггера достаточно сложная. Однако, применяя ИМС, нам необязательно обращаться к внутреннему их устройству и обычно достаточно бывает знакомства с их параметрами и функциями, определяемыми условным изображением (рис. 4).

а) б)

Рис. 4. Универсальный JK – триггер (а) и его временные диаграммы (б). Примечание: 1) символ означает отрицательный перепад напряжения от высокого уровня к низкому. 2) Занесение информации в JK-триггер происходит по отрицательному перепаду напряжения на входе С

Таблица 2

Таблица истинности JK-триггера

ВХОДЫ

ВЫХОДЫ

S

R

J

K

C

Q

Q

0

0

1

1

0/1

1

1

1

1

0

1

0

1

1

1

1

1

1

*

*

*

0

0

0

1

1

1

*

*

*

0

0

1

0

1

1

1

1

0

0

1/1

0

1

0

1

1

0

1

1

0/0

1

0

1

0

JK-триггер не имеет запрещенных входных комбинаций. Но в реальных микро-схемах используется комбинация RS-триггера с JK-триггером. Установка такого триггера по RS – и J, С, K – входам производится независимо. При одновременном поступлении сигналов на R-, либо на S-вход и на J, С, K – входы, первые имеют приоритет над вторыми. Реальный JK-триггер, построенный на ИМС К155ТВ1, имеет по три информационных J- и по три К-входов, сгруппированных в элементы «И». Логика 3И на входе означает, что значение сигнала J = 1 будет только в том случае, если J1 = J2 = J3 = 1. Аналогично значения сигнала К = 1 будет только в том случае, если К1 = К2 = К3 = 1. Как правило, из входов {J} используется только один, а остальные два входа остаются неподклю-ченными, что равносильно подаче лог. «1» на них. То же самое справедливо и для входов (К) (рис. 5).

Рис. 5. Универсальный JК-триггер на ИМС К155ТВ1

JК-триггер тоже может работать как триггер со счетным входом. Если на входы J- и К-подать лог «1», то в соответствии с табл. 2 истинности, по отрицательному перепаду входных импульсов JК-триггер будет переходить в состояние, инверсное предыдущему (рис. 6).

Из этой диаграммы видно, что триггер со счетным входом делит на два частоту следования входных синхроимпульсов.

Рис. 6. Временные диаграммы JK-триггера в счетном режиме

Порядок выполнения работы

Задание 1

Изучение D- триггера в статическом режиме.

1.1. Ориентируясь на графическое изображение схемы D–триггера на ИМС К155ТМ2 (рис. 3), начертить схему электрическую принципиальную, предназначенную для исследования комбинированного RS-D-триггера в статическом режиме. Схема должна учитывать:

а) задание информации на S, R и D – входы от тумблеров SA1-SA3;

б) подачу синхроимпульсов на вход С от одной из кнопок SB1-SB4 (контакты К1-К4) блока формирователей сигналов без дребезга;

в) подключение единичного выхода триггера к контакту HL-A1 блока индикации 1;

г) подключение инверсного выхода триггера к контакту HL-B1 блока индикации 1.

1.2. Составить и заполнить таблицу соединений.

1.3. Произвести монтаж схемы по таблице.

1.4. После проверки правильности соединений включить блок питания стенда.

1.5. Составить и заполнить таблицу истинности RS- и D- триггера в виде:

ВХОДЫ

ВЫХОДЫ

S

R

D

C

Q

           

Необходимо помнить, что входы S- и R- имеют приоритет перед входами D- и C-.

1.6. Найти неисправность, внесенную в схему преподавателем.

1.7. Выключить блок питания, демонтировать схему.

Задание 2

Изучение JK – триггера в статическом режиме.

2.1. Начертить схему, предназначенную для исследования комбинированного RS – и JK- триггера на ИМСК155ТВ1.

Схема должна учитывать:

а) задание информации на входы S, R и J, K от тумблеров SA1-SA4;

б) подачу синхроимпульса от одной из кнопок SB1-SB4 (контакты -) блока формирователей сигналов без дребезга;

в) подключение единичного (прямого) выхода Q к контакту HL-А1 блока индикации 1;

г) подключение нулевого (инверсного) выхода Q триггера к контакту HL-B1 блока индикации 1.

2.2. Написать таблицу соединений.

2.3. Смонтировать на стенде схему.

2.4. После проверки правильности соединений преподавателем включить блок питания стенда.

2.5. Составить и заполнить таблицу истинности для исследования комбинированного RS- и JK-триггера:

ВХОДЫ

ВЫХОДЫ

S

R

J

K

C

Q

             

Необходимо твердо помнить, что входы S и R имеют приоритет перед другими.

2.6. Найти неисправность, внесенную в схему преподавателем.

2.7. Выключить блок питания и демонтировать схему.

Задание 3

Исследование схемы комбинированного RS- и D-триггера в счетном режиме.

3.1. Смонтировать на стенде схему исследования D-триггера в счетном режиме (рис. 7).

3.2. После проверки правильности соединений, включить питание осциллографа и стенда.

3.3. Получить на экране осциллографа устойчивые изображения сигналов.

3.4. Убедиться в том, что триггер со счетным входом делить частоту следования входных сигналов на два, переключаясь по положительному перепаду;

3.5. Зарисовать в масштабе осциллограммы и определить параметры входных и выходных сигналов.

3.6. Определить быстродействие триггера путем измерения времени задержки выходного сигнала относительно входного.

3.7. Выключить питание приборов и демонтировать схему, сохранив схему генератора без нарушений.

Задание 4

Исследование комбинированного RS-JK-триггера в счетном режиме.

4.1. Начертить схему для исследования универсального RS- JK-триггера на ИМС К155ТВ1 в счетном режиме, аналогичную рис. 7.

Рис. 7. Работа D-триггера в счетном режиме

4.2. Схема должна учитывать:

а) подачу потенциала лог. «1» от контактов блока переключателей SA на входы S, R, J, K;

б) подачу синхроимпульсов от генератора на вход «С» и на вход У1 осциллографа;

в) подключение прямого выхода триггера на вход У2 осциллографа;

4.3. После проверки правильности соединений, включить питание осциллографа и стенда.

4.4. Получить на экране осциллографа устойчивые изображения входных и выходных сигналов.

4.5. Убедиться в том, что триггер делит частоту входных сигналов на два, переключаясь каждый раз по отрицательному перепаду.

4.6. Зарисовать в масштабе осциллограммы входных и выходных сигналов и определить их параметры.

4.7. Определить быстродействие триггера путем измерения задержки выходного сигнала относительно входного.

4.8. Выключить питание приборов и демонтировать схему.

4.9. Привести рабочее место в порядок и закончить работу.

Задание на дом

1. Изучить особенности принципа действия комбинированных RS- D и JK-триггеров.

2. Освоить принцип использования комбинированных триггеров в счетном режиме.

3. Освоить принцип последовательного деления частоты сигналов на 2; на 4 с помощью D- и JK-триггеров.

4. Освоить проверку работы триггеров в статическом и динамическом режимах.

5. Подготовить ответы на контрольные вопросы.

Контрольные вопросы

1. Проследите прохождение сигналов по структурной схеме D-триггера.

2. В каком случае комбинированный RS- и D-триггер переходит в счетный режим?

3. Как составляется таблица истинности D-триггера?

4. Как создаются положительные и отрицательные перепады напряжения для управления триггерами?

5. За счет чего возникает положительный потенциал на других входах JK-триггера при наличии его на одном из информационных (J или K)?

6. Особенности работы JK- триггера в счетном режиме?


Библиографическая ссылка

Шадинова К.С., Жусипбекова Ш.Е., Жакипова Ш.А., Мажибаева Г.П., Маметжанова Н.Х., Рсалина Л.А., Байшыгашова Э.А., Суранчиева З.Т., Шаденова Н.С. КОМБИНИРОВАННЫЕ RS-D- И УНИВЕРСАЛЬНЫЕ JK-ТРИГГЕРЫ // Международный журнал прикладных и фундаментальных исследований. – 2017. – № 5-2. – С. 227-231;
URL: https://applied-research.ru/ru/article/view?id=11576 (дата обращения: 12.08.2021).

Предлагаем вашему вниманию журналы, издающиеся в издательстве «Академия Естествознания»

(Высокий импакт-фактор РИНЦ, тематика журналов охватывает все научные направления)

Что такое триггер Шмитта, как он работает и приложения

Что такое триггер Шмитта?

Триггер Шмитта представляет собой схему компаратора (не исключительно), в которой используется положительная обратная связь (небольшие изменения на входе приводят к большим изменениям на выходе в той же фазе) для реализации гистерезиса (модное слово для обозначения замедленного действия) и используется для удаления шума из аналогового сигнала при его преобразовании в цифровой.

ИНВЕРТИРОВАНИЕ И НЕИНВЕРТИРОВАНИЕ ТРИГГЕРОВ SCHMITT С ИСПОЛЬЗОВАНИЕМ LM193 (ОТНОСИТЕЛЬНЫЙ LM393)

Он был изобретен еще в 1937 году Отто Х.Шмитта (чье наследие несколько преуменьшено), который назвал это «термоэмиссионным триггером».

Почему триггеры Шмитта?

Компараторы по своей природе очень быстрые, так как им не хватает компенсирующего конденсатора, который есть у их собратьев по операционным усилителям. Компараторы не ограничены скоростью нарастания выходного сигнала, а время перехода составляет порядка наносекунд. Компараторы также имеют особенно чувствительные входы из-за их очень высокого усиления — даже незначительные изменения на входе могут вызвать мгновенное изменение состояния на выходе.

Эта проблема усугубляется, когда дифференциальные входные сигналы достигают мертвой зоны, то есть минимального входного дифференциального напряжения, необходимого для поддержания стабильного выходного сигнала. В этом узком диапазоне компаратор не знает, что делать со своим выходом, что приводит к так называемой моторной лодке, то есть к колебаниям выходного сигнала. Эта проблема также возникает с сигналами, которые имеют медленное время перехода — входной сигнал проводит достаточно времени в мертвой зоне (конечно, относительно опорного напряжения) для создания нескольких выходных переходов, как показано на рисунке ниже.

НЕСКОЛЬКО ПЕРЕХОДОВ НА ВЫХОДЕ БЕЗ ГИСТЕРЕЗИСА (СИНИЙ ВХОД, ЖЕЛТЫЙ ВЫХОД)

Если вы внимательно заметили, входной сигнал изменяется с размахом выходного сигнала, и на шине питания много шума (как видно на выходе через подтягивающий резистор), что является результатом плохой развязки!

Если бы к выходу была подключена какая-либо логика (что в большинстве случаев верно), она обнаружила бы множественные переходы и вызвала бы хаос — триггеры переключались бы несколько раз, что, возможно, привело бы к сбросу чего-то важного.

Это то, что можно исправить с помощью гистерезиса — в данном случае добавлением единственного резистора между инвертирующим выводом (который в данном случае является опорным) и выходом. Разница заметна снова на рисунке.

ЧИСТЫЙ ПЕРЕХОД С ИСПОЛЬЗОВАНИЕМ HYSTERISIS

Снова обратите внимание на нестабильное опорное напряжение.

Как работает триггер Шмитта?

Триггер Шмитта использует положительную обратную связь — он берет образец выходного сигнала и подает его обратно на вход, чтобы, так сказать, «усилить» выход, что является полной противоположностью отрицательной обратной связи. , который пытается аннулировать любые изменения вывода.

Это усиливающее свойство полезно — оно заставляет компаратор определять состояние выхода, которое он хочет, и заставляет его оставаться там, даже в пределах того, что обычно является мертвой зоной.

Рассмотрим эту простую схему:

ИНВЕРТИРУЮЩИЙ КОМПАРАТОР С ГИСТЕРЕЗИСОМ

Предположим, что входное напряжение ниже, чем опорное напряжение на неинвертирующем выводе, и поэтому выходное напряжение высокое.

В * — это опорное входное напряжение, которое создает фиксированное смещение на неинвертирующем входе.Поскольку выходной сигнал через подтягивающий резистор высокий, это создает путь тока через резистор обратной связи, немного увеличивая опорное напряжение.

Когда входное напряжение превышает опорное напряжение, выходное напряжение становится низким. Обычно это никоим образом не должно влиять на опорное напряжение, но поскольку есть резистор обратной связи, опорное напряжение падает немного ниже номинального значения, потому что обратная связь и нижний опорный резистор теперь параллельны относительно земли (поскольку низкий выходной сигнал закорачивает этот вывод резистора на массу).Поскольку опорное напряжение понижается, нет шансов, что небольшое изменение входного сигнала вызовет множественные переходы — другими словами, больше нет мертвой зоны.

Чтобы выходной сигнал стал высоким, вход должен теперь пересечь новый нижний порог. После пересечения на выходе устанавливается высокий уровень, и схема «сбрасывается» в исходную конфигурацию. Вход должен пересечь порог только один раз, что приведет к единственному чистому переходу. Схема теперь имеет два эффективных порога или состояния — она ​​бистабильная.

Это можно резюмировать в виде графика:

КРИВАЯ ГИСТЕРЕЗИСА

Это можно понимать в обычном смысле — ось x является входом, а ось y — выходом. Прослеживая линию от x до y, мы обнаруживаем, что после пересечения нижнего порога гистерезис становится высоким, и наоборот.

Работа неинвертирующего компаратора аналогична — выход снова изменяет конфигурацию цепи резисторов, чтобы изменить порог, чтобы предотвратить нежелательные колебания или шум.

Применение триггеров Шмитта Триггеры Шмитта

находят широкое применение, в основном в качестве логических входов. Опять же, нехорошо иметь единый логический порог, в случае зашумленных или медленных сигналов может произойти несколько переходов на выходе. Читая техническое описание любой логической микросхемы, вы обнаружите, что указаны два порога — один для нарастающего фронта и один для спадающего фронта — это свидетельство входного действия Шмитта.

Иногда логические элементы изображаются с маленьким символом «молнии» внутри них, это стилизованная кривая гистерезиса, указывающая на то, что устройство имеет триггерные входы Шмитта.

1. Простые генераторы

Наличие двух пороговых значений дает триггерам Шмитта 555-подобную способность действовать как предсказуемые осцилляторы.

ПРОСТОЙ ТРИГГЕРНЫЙ ОСЦИЛЛЯТОР SCHMITT

Предположим, что конденсатор изначально не заряжен.

Гейт определяет это как низкий уровень входа и устанавливает высокий уровень выхода, поскольку это инвертирующий вентиль. Конденсатор начинает заряжаться через резистор R. Как только достигается верхний порог, затвор переключается на низкий выходной сигнал, разряжая конденсатор до нижнего порога, обеспечивая предсказуемую выходную частоту.

Выражение для частоты может быть получено с помощью небольшого математического жонглирования:

Где R и C — сопротивление и емкость, V T + — верхний порог, V T — нижний порог и V DD — напряжение питания. Обратите внимание на символ «примерно равно».

2. Отключение переключателя

Механические переключатели в качестве логических входов — не самая лучшая идея. Контакты переключателя имеют тенденцию быть несколько пружинящими, вызывая много нежелательного дрожания, которое снова может вызвать множественные переходы и сбои в дальнейшем по линии.

Использование триггера Шмитта с простой RC-цепью может помочь смягчить эти проблемы.

ВЫКЛЮЧАТЕЛЬ SCHMITT TRIGGER DEBOUNCER

Когда переключатель нажат, он разряжает конденсатор и на мгновение устанавливает высокий уровень на выходе, пока конденсатор снова не зарядится, создавая чистый импульс на выходе.

Где я могу найти триггеры Шмитта?

Триггеры Шмитта более известны в мире логики как буферы или инверторы, но будьте осторожны, не все вентили являются триггерами Шмитта.Как и вся логика, они доступны в форме DIP или SMD с несколькими воротами в одном корпусе. Хорошим примером является 74HC04, шестнадцатеричный инвертор с триггерными входами Шмитта.

Конечно, и другие логические элементы, такие как 4-элементный логический элемент И 4081, также имеют входы Шмитта.

Заключение Триггеры Шмитта

полезны при использовании зашумленных сигналов — они убирают шум и предотвращают нежелательные множественные переходы и колебания.

Работа с таблицей истинности и объяснение

Термин «цифровой» в электронике означает создание, обработку или сохранение данных в виде двух состояний.Два состояния могут быть представлены как ВЫСОКИЙ или НИЗКИЙ, положительный или неположительный, установленный или сброшенный, что в конечном итоге является двоичным. Высокое значение равно 1, а низкое — 0, поэтому цифровая технология выражается в виде серии нулей и единиц. Например, 011010, в котором каждый термин представляет отдельное состояние. Таким образом, этот процесс фиксации в аппаратном обеспечении выполняется с использованием определенных компонентов, таких как защелка или триггер, мультиплексор, демультиплексор, кодеры, декодеры и т. Д., Которые вместе называются последовательными логическими схемами .

Итак, мы собираемся обсудить триггеры , также называемые защелками . Защелки можно также понимать как бистабильный мультивибратор как два стабильных состояния. Как правило, эти схемы защелок могут быть либо активными с высоким, либо с активными с низким уровнем, и они могут запускаться сигналами HIGH или LOW соответственно.

Общие типы шлепанцев:

  1. RS Триггер (RESET-SET)
  2. D Триггер (данные)
  3. Джек-шлепок (Джек-Килби)
  4. T Триггер (тумблер)

Из вышеперечисленных типов только триггеры JK и D доступны в форме интегрированной ИС и также широко используются в большинстве приложений.В этой статье мы поговорим о флип-флопе D типа .

D Триггер:

D Триггеры также используются в составе элементов памяти и процессоров данных. D-триггер может быть построен с использованием логического элемента NAND или логического элемента NOR. Благодаря своей универсальности они доступны в виде корпусов IC. Основное применение D-триггера состоит в том, чтобы ввести задержку в схему синхронизации, в качестве буфера, выборки данных через определенные интервалы. D-триггер проще с точки зрения подключения проводов по сравнению с JK-триггером.Здесь мы используем логических элементов NAND для демонстрации D-триггера.

Всякий раз, когда синхросигнал НИЗКИЙ, вход никогда не будет влиять на состояние выхода . Часы должны быть высокими, чтобы входы стали активными. Таким образом, D-триггер представляет собой управляемую бистабильную защелку, в которой тактовый сигнал является управляющим сигналом. Опять же, это делится на D-триггеров, запускаемых положительным фронтом, и D-триггеров, запускаемых отрицательным фронтом . Таким образом, выход имеет два стабильных состояния, основанных на входах, которые обсуждались ниже.

Таблица истинности D-триггера:

Часы

ВХОД

ВЫХОД

Д

квартал

Q ’

НИЗКИЙ

х

0

1

ВЫСОКИЙ

0

0

1

ВЫСОКИЙ

1

1

0

D (данные) — это состояние входа для D-триггера.Q и Q ’представляют собой выходные состояния триггера. Согласно таблице, в зависимости от входов выход меняет свое состояние. Но важно учитывать, что все это может происходить только при наличии тактового сигнала. Это работает точно так же, как триггер SR, только для дополнительных входов.

Представление D-триггера с использованием логических вентилей:

ВХОД

ВЫХОД

Вход 1

Ввод 2

Выход 3

0

0

1

0

1

1

1

0

1

1

1

0

Таким образом, сравнивая таблицу истинности логического элемента И-НЕ и применяя входные данные, указанные в таблице истинности D-триггера, можно проанализировать выходные данные.Анализ вышеуказанной сборки как трехступенчатой ​​конструкции с учетом предыдущего состояния (Q ’) как 0

, когда D = 1 и ЧАСЫ = ВЫСОКИЕ

Выход: Q = 1, Q ’= 0. Работа исправна.

ПРЕДВАРИТЕЛЬНАЯ УСТАНОВКА и ОЧИСТКА:

D-триггер имеет еще два входа, а именно PRESET и CLEAR. Сигнал HIGH на выводе CLEAR приведет к сбросу выхода Q, равному 0. Точно так же сигнал HIGH на контакте PRESET заставит выход Q установить значение 1. Следовательно, само название объясняет описание контактов.

Часы

ВХОД

ВЫХОД

ПРЕДУСТАНОВКА

ОЧИСТИТЬ

Д

квартал

Q ’

Х

ВЫСОКИЙ

НИЗКИЙ

Х

1

0

Х

НИЗКИЙ

ВЫСОКИЙ

Х

0

1

Х

ВЫСОКИЙ

ВЫСОКИЙ

Х

1

1

ВЫСОКИЙ

НИЗКИЙ

НИЗКИЙ

0

0

1

ВЫСОКИЙ

НИЗКИЙ

НИЗКИЙ

1

1

0

Корпус микросхемы:

Используемая здесь микросхема — HEF4013BP (двойной триггер D-типа). Это 14-контактный корпус, который содержит 2 отдельных D-триггера. Ниже представлена ​​схема контактов и соответствующее описание контактов.

PIN

PIN Описание

квартал

Истинный выход

Q ’

Выход комплимента

CP

Тактовый вход

CD

CLEAR-Прямой ввод

D

Ввод данных

SD

PRESET — Прямой ввод

В SS

Земля

В DD

Напряжение питания

Требуемых компонентов:

  1. IC HEF4013BP (триггер Dual D) — 1
  2. LM7805 — 1 No.
  3. Тактильный переключатель — 4
  4. аккумулятор 9В — 1 шт.
  5. светодиод (зеленый — 1; красный — 1)
  6. Резисторы (1 кОм — 4; 220 кОм -2)
  7. Макет
  8. Соединительные провода

D Схема триггера и пояснение:

Здесь мы использовали IC HEF4013BP для демонстрации схемы D-триггера, , которая имеет два D-триггера внутри. Источник питания IC HEF4013BP V DD имеет диапазон от 0 до 18 В, и данные доступны в техническом описании.Это показано на снимке ниже. Поскольку на выходе мы использовали светодиод, источник был ограничен до 5 В.

Мы использовали регулятор LM7805 для ограничения напряжения светодиода.

Практическая демонстрация D-триггера:

Кнопки D (Данные), PR (Предустановка), CL (Очистить) являются входами для D-триггера. Два светодиода Q и Q ’представляют собой выходные состояния триггера. Батарея 9 В действует как вход для регулятора напряжения LM7805. Следовательно, регулируемый выход 5 В используется в качестве напряжения постоянного тока и вывода на ИС.Таким образом, для разных входов в D соответствующий выход можно увидеть через светодиоды Q и Q ’.

Штыри CLK, CL, D и PR обычно опущены в исходное состояние, как показано ниже . Следовательно, состояние входа по умолчанию будет НИЗКИМ для всех контактов. Таким образом, исходное состояние согласно таблице истинности такое, как показано выше. Q = 1, Q ’= 0.

Ниже мы описали различные состояний триггера типа D с использованием схемы D-триггера, выполненной на макетной плате .

Состояние 1:

Часы — НИЗКИЙ; D — 0; PR — 0; CL — 1; Q — 0; Q ’- 1

Для входов Состояния 1 горит КРАСНЫЙ светодиод, указывающий, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q является НИЗКИМ. Как обсуждалось выше, когда CLEAR установлен на HIGH, Q сбрасывается на 0 , что можно увидеть выше.

Состояние 2:

Часы — НИЗКИЙ; D — 0; ПР — 1; CL — 0; Q — 1; Q ’- 0

Для входов Состояния 2 горит ЗЕЛЕНЫЙ светодиод, указывающий, что Q — ВЫСОКИЙ, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКОЕ.Как обсуждалось выше, когда PRESET установлен на HIGH, Q устанавливается на 1 , что можно увидеть выше.

Состояние 3: Часы — НИЗКИЙ; D — 0; ПР — 1; CL — 1; Q — 1; Q ’- 1

Для входов состояния 3 светятся КРАСНЫЙ и ЗЕЛЕНЫЙ светодиоды, указывая на то, что Q и Q ’изначально находятся в ВЫСОКОМ состоянии. Когда PR и CL опускаются при отпускании кнопок, состояние становится очищенным.

Состояние 4: Часы — ВЫСОКИЙ; D — 0; PR — 0; CL — 0; Q — 0; Q ’- 1

Для входов состояния 4 светится КРАСНЫЙ светодиод, указывая на то, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q на НИЗКОМ. Это состояние стабильно и сохраняется до следующих часов и ввода . Поскольку ЧАСЫ срабатывают по фронту от НИЗКОГО до ВЫСОКОГО, перед нажатием кнопки ЧАСЫ следует нажать кнопку ввода D.

Состояние 5: Часы — ВЫСОКИЙ; D — 1; PR — 0; CL — 0; Q — 1; Q ’- 0

Для входов состояния 5 светится ЗЕЛЕНЫЙ светодиод, указывающий, что Q находится в ВЫСОКОМ состоянии, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКОЕ. Это состояние также стабильно и сохраняется до следующих часов и входа .Поскольку ЧАСЫ срабатывают по фронту от НИЗКОГО до ВЫСОКОГО, перед нажатием кнопки ЧАСЫ следует нажать кнопку ввода D.

Схема запуска

Шмитта с использованием микросхемы операционного усилителя uA741, конструкция, схема, работа

Схема триггера Шмитта или рекуперативного компаратора

Схема триггера Шмитта также называется схемой рекуперативного компаратора. Схема разработана с положительной обратной связью и, следовательно, будет иметь регенеративное действие, которое будет переключать уровни выхода.Кроме того, использование положительной обратной связи по напряжению вместо отрицательной обратной связи помогает преобразовать напряжение обратной связи входному напряжению, а не противодействовать ему. Использование регенеративной схемы предназначено для устранения трудностей в схеме детектора перехода через нуль из-за низкочастотных сигналов и входных шумовых напряжений.

Ниже представлена ​​принципиальная схема триггера Шмитта. По сути, это схема инвертирующего компаратора с положительной обратной связью. Триггер Шмитта предназначен для преобразования любой входной волны правильной или неправильной формы в прямоугольное выходное напряжение или импульс.Таким образом, ее также можно назвать схемой возведения в квадрат.

Схема триггера Шмитта с использованием микросхемы операционного усилителя uA741

Как показано на принципиальной схеме, делитель напряжения с резисторами Rdiv1 и Rdiv2 установлен в положительной обратной связи операционного усилителя 741 IC. Те же значения Rdiv1 и Rdiv2 используются для получения значения сопротивления Rpar = Rdiv1 || Rdiv2, которое последовательно соединено с входным напряжением. Rpar используется для минимизации проблем со смещением. Напряжение на R1 возвращается на неинвертирующий вход. Входное напряжение Vi запускает или изменяет состояние выхода Vout каждый раз, когда его уровни напряжения превышают определенное пороговое значение, называемое верхним пороговым напряжением (Vupt) и нижним пороговым напряжением (Vlpt).

Предположим, что инвертирующее входное напряжение имеет небольшое положительное значение. Это приведет к отрицательному значению на выходе. Это отрицательное напряжение возвращается на неинвертирующий вывод (+) операционного усилителя через делитель напряжения. Таким образом, значение отрицательного напряжения, которое возвращается на положительный вывод, становится выше. Значение отрицательного напряжения снова становится выше, пока цепь не перейдет в отрицательное насыщение (-Vsat). Теперь предположим, что инвертирующее входное напряжение имеет небольшое отрицательное значение.Это вызовет на выходе положительное значение. Это положительное напряжение возвращается на неинвертирующий вывод (+) операционного усилителя через делитель напряжения. Таким образом, значение положительного напряжения, которое возвращается на положительный вывод, становится выше. Значение положительного напряжения снова становится выше, пока схема не перейдет в положительное насыщение (+ Vsat). Вот почему схему также называют схемой рекуперативного компаратора.

Форма входного и выходного сигнала триггера Шмитта

Когда Vout = + Vsat, напряжение на Rdiv1 называется верхним пороговым напряжением (Vupt).Входное напряжение Vin должно быть немного более положительным, чем Vupt, чтобы выход Vo переключился с + Vsat на -Vsat. Когда входное напряжение меньше Vupt, выходное напряжение Vout равно + Vsat.

Верхнее пороговое напряжение, Vupt = + Vsat (Rdiv1 / [Rdiv1 + Rdiv2])

Когда Vout = -Vsat, напряжение на Rdiv1 называется нижним пороговым напряжением (Vlpt). Входное напряжение Vin должно быть немного более отрицательным, чем Vlpt, чтобы выход Vo переключился с -Vsat на + Vsat.Когда входное напряжение меньше Vlpt, выходное напряжение Vout равно -Vsat.

Нижнее пороговое напряжение, Vlpt = -Vsat (Rdiv1 / [Rdiv1 + Rdiv2])

Если значения Vupt и Vlpt выше, чем входное шумовое напряжение, положительная обратная связь устранит ложные переходы на выходе. С помощью положительной обратной связи и ее регенеративного поведения выходное напряжение будет быстро переключаться между положительным и отрицательным напряжениями насыщения.

Гистерезисные характеристики

Поскольку используется схема компаратора с положительной обратной связью, на выходе может возникнуть гистерезис состояния зоны нечувствительности.Когда вход компаратора имеет значение выше, чем Vupt, его выход переключается с + Vsat на -Vsat и возвращается в исходное состояние, + Vsat, когда входное значение становится ниже Vlpt. Это показано на рисунке ниже. Напряжение гистерезиса можно рассчитать как разницу между верхним и нижним пороговыми напряжениями.

Гистерезис = Vupt — Vlpt

Подставляя значения Vupt и Vlpt из приведенных выше уравнений:

Гистерезис = + Vsat (Rdiv1 / Rdiv1 + Rdiv2) — {-Vsat (Rdiv1 / Rdiv1 + Rdiv2)}

Гистерезис = (Rdiv1 / Rdiv1 + Rdiv2) {+ Vsat — (-Vsat)}

Характеристики триггера Шмитта-гистерезиса

Применение триггера Шмитта

Триггер Шмитта в основном используется для преобразования очень медленно изменяющегося входного напряжения в выходной сигнал, имеющий резко изменяющуюся форму волны, возникающую точно при определенном заданном значении входного напряжения.Триггер Шмитта можно использовать для всех приложений, в которых используется общий компаратор. Любой тип входного напряжения может быть преобразован в соответствующий ему прямоугольный сигнал. Единственное условие — входной сигнал должен иметь достаточно большой ход, чтобы входное напряжение выходило за пределы диапазона гистерезиса. Амплитуда прямоугольного сигнала не зависит от значения размаха входного сигнала.

Триггер Шмитта | Аналоговые интегральные схемы |

В компараторах в идеале переход из одного состояния в другое должен быть мгновенным, но на практике для переключения из одного состояния в другое требуется определенное время.На переходах наблюдаются скошенные края. Эти переходы более заметны на высоких частотах или даже превышают период самого входного сигнала. Таким образом, существует верхний предел рабочей частоты компаратора. Эта максимальная рабочая частота зависит от скорости нарастания операционного усилителя. Чем выше скорость нарастания, тем выше рабочая частота.
В компараторах операционный усилитель работает в разомкнутом контуре, поэтому частотная компенсация не требуется. Таким образом, в компараторах предпочтительнее использовать некомпенсированные операционные усилители.
Поскольку выход операционного усилителя переходит в насыщение, возникают некоторые проблемы совместимости с компаратором. Напряжение насыщения высокое (= 0,9 В постоянного тока). Например, Для логики TTL определены два уровня: + 5 В (логическая 1) и 0 В (логический 0). Таким образом, чтобы получить выходной уровень в заданных пределах, требуются дополнительные компоненты, такие как стабилитроны. Чтобы избежать ложного срабатывания, примените положительную обратную связь, и схема называется триггером Шмитта.

1] Симметричный инвертирующий триггер Шмитта:
Часть выходного сигнала возвращается на неинвертирующий (положительный) вход операционного усилителя, поэтому он называется компаратором с положительной обратной связью.Точка срабатывания VT рассчитывается как
VT = R2 / (R1 + R2) Vout
Таким образом, когда выходной сигнал равен + Vsat, верхняя пороговая точка задается как
VUT = R2 / (R1 + R2) [+ Vsat]
And когда выходной сигнал равен -Vsat, нижняя пороговая точка задается как
VLT = R2 / (R1 + R2) [-Vsat]
Работа вышеуказанной схемы может быть объяснена двумя условиями
Когда Vin> VT∴Vo = — Vsat
Когда Vin Когда входное напряжение Vin меньше верхнего порогового значения VUT, выход находится в положительном насыщении + Vsat.Когда входной сигнал пересекает верхний порог ВУТ, выход изменяется на отрицательное насыщение –Vsat. Это состояние выхода сохраняется до следующего порогового уровня, то есть VLT. Когда входной сигнал пересекает нижний порог VLT, выходной сигнал изменяется на положительное насыщение.
Таким образом, состояние выхода изменяется только при пересечении двух пороговых значений. Это показано в передаточных характеристиках. Между VLT и VUT выход (± Vsat) остается постоянным, т.е. выход не реагирует на какие-либо изменения входного сигнала.Таким образом, между VLT и VUT выход является мертвым и называется зоной нечувствительности. Это также называется шириной гистерезиса и обозначается буквой «H». Таким образом в передаточных характеристиках мы получаем прямоугольник. Это называется петлей гистерезиса. График показывает, что выход остается в состоянии неопределенно долго, пока входное напряжение не пересечет любой из пороговых уровней. Ширина петли гистерезиса рассчитывается как H = VUT-VLT
∴H = R2 / (R1 + R2) [+ Vsat] -R2 / (R1 + R2) [-Vsat]
∴H = (2R2) / (R1 + R2) [Vsat]
H = 2VT

2] Асимметричный инвертирующий триггер Шмитта:
В предыдущем разделе мы видели, что точки запуска VLT и VUT имеют одинаковые величины.Если мы хотим, чтобы верхнее и нижнее пороговые значения были разными, добавляется дополнительная батарея с потенциалом «V».

∴VUT = R2 / (R1 + R2) [+ Vsat] + R1 / (R1 + R2) V —– Верхний порог

∴VLT = R2 / (R1 + R2) [-Vsat] + R1 / (R1 + R2) V —– Нижний порог


Схема запуска

— обзор

Мы представили этот подход к защите на рис. 3.4 (b), который включает перенаправление токов электростатического разряда на центральную защиту с помощью диодов.В случае КМОП-технологий эта централизованная защита устанавливается с помощью МОП-транзистора из библиотеки. Это позволяет легко моделировать стратегию защиты, поскольку электрическая модель доступна, но должна быть большой, чтобы поглощать токи электростатического разряда. Самым простым решением для реализации является GCMOS, как показано на рис. 3.15 (b), который идеально подходит для простых схем. Классический вариант реализации более сложных интегральных схем представлен на рисунке 3.16. Защитный МОП-транзистор запускается динамически через RC-цепь, которая активирует цепочку инверторов [MER 93], отсюда и название активного фиксатора ESD.В этой конфигурации активируется только операция MOS, поэтому транзистор должен быть большим, чтобы поглощать токи электростатического разряда в несколько ампер. Постоянная времени RC-цепи должна быть выбрана так, чтобы она была больше, чем продолжительность события ESD, но намного меньше, чем линейное изменение мощности, которое составляет порядка нескольких миллисекунд. Событие ESD с переходными процессами в диапазоне нескольких наносекунд, например, постоянная RC в 1000 нс, поможет динамической схеме избежать различения события ESD от включения и, следовательно, избежать любого непреднамеренного запуска во время работы схемы.

Рисунок 3.16. Защита источника питания от электростатического разряда или защита ПК на основе большого транзистора NMOS, запускаемого динамической RC-цепью

Подход, предложенный Motorola [TOR 02] для обеспечения однородной устойчивости для всех входов / выходов большой интегральной схемы, включает в себя создание распределенного Сеть защиты от электростатического разряда. Таким образом, вместо небольшого, ограниченного количества больших зажимов, на каждой площадке ввода / вывода размещается маленький активный зажим. Проблема этого подхода заключается в том, что ограничение площади поверхности кремния, занимаемой размером схемы запуска, не может быть уменьшено, поскольку оно связано с постоянной времени RC, которая должна быть сгенерирована.Решение, предложенное авторами, заключается в использовании равномерно распределенной схемы запуска с большой RC-цепью, расположенной в контактной площадке источника питания, и небольшими дополнительными емкостями, распределенными в каждом вводе / выводе.

Поскольку стоимость кремния увеличивается с увеличением технологических узлов, важно свести к минимуму площадь, выделяемую для защиты от электростатического разряда. В этом ключе Stockinger et al. [STO 05] предложили еще одно усовершенствование для распределенного активного зажима путем реализации дополнительной шины, называемой Boost, которая позволяет увеличить напряжение V GS , приложенное к затвору большого MOS-зажима, и, следовательно, улучшить его крутизну.Такой подход позволяет разделить размер МОП в 2,3 раза, уменьшая занимаемую ею площадь кремния.

3.2.5.1 Тиристоры

Тиристор, или SCR (выпрямитель с кремниевым управлением), является еще одним биполярным компонентом, который все чаще используется в качестве структуры защиты от электростатического разряда, особенно в передовых технологиях CMOS. По сравнению с МОП-транзистором и даже с биполярным транзистором, он может похвастаться большей эффективностью электростатического разряда с точки зрения сопротивления в открытом состоянии, надежности, тока утечки, паразитной емкости и, следовательно, площади кремниевого основания.

Три слабых места долгое время ограничивали его использование:

высокое напряжение срабатывания;

высокое время срабатывания из-за эффекта фиксации между двумя паразитными биполярными транзисторами NPN и PNP;

очень низкое напряжение возврата (~ 1,2 В).

SCR состоит из двух петлевых биполярных транзисторов, PNP и NPN, которые составляют базовую структуру PNPN, как показано на рисунке 3.17 (а). Эта структура состоит из трех последовательно соединенных переходов (PN, NP, PN), соединенных таким образом, что центральный переход перевернут. Электроды на концах, A и K, называются анодом и катодом SCR соответственно. Электроды G N и G P называются затвором N и затвором P. Следовательно, существуют разные режимы смещения SCR, определяемые различными возможностями соединения двух затворов. Если между затворами не установлено соединение, дипольная структура называется диодом Шокли.Обычно все вентили подключаются, чтобы снизить риск срабатывания SCR, называемого фиксацией. В технологии CMOS (рисунок 3.17 (b)) затвор G N и анод закорочены и подключены к VDD. Это также относится к затвору G P и катоду, которые оба подключены к земле. В этой конфигурации SCR находится в заблокированном режиме. Для его активации напряжение на выводах устройства должно стать больше напряжения пробоя центрального перехода.В современной КМОП-технологии это напряжение пробоя обычно превышает 10 В. Следовательно, этот режим работы использовать нельзя. Напряжение триггера можно уменьшить, подключив вентиль G N и / или вентиль G P к внешней цепи триггера, которая должна иметь возможность подавать на вентиль G N низкий потенциал или вентиль G P в высокий.

Рисунок 3.17. Базовая структура тринистора (а) и иллюстрация паразитного тринистора в КМОП-технологии (б)

Первый метод, используемый для уменьшения триггерного напряжения тринистора, включал высоколегированную диффузию P + в середине перехода лунка / подложка , что означает уменьшение значения напряжения пробоя до напряжения перехода P + / N-Well.Однако это напряжение пробоя остается высоким, и лучшим решением является добавление схемы запуска. Самый простой метод — это LVTSCR [KER 99a], который включает интеграцию компонента MOS, настроенного в GGNMOS, через соединение P + / N-Well (рис. 3.18 (a)). Компонент PMOS также может быть интегрирован. Чен и Кер [CHE 07] предложили это решение в сочетании со схемой триггера RC, что позволяет дополнительно снизить триггерное напряжение SCR (рис. 3.18 (b)). Недостатком интеграции схемы запуска в SCR является то, что она увеличивает структуру и, следовательно, увеличивает время прохождения носителей для ограничения в режиме SCR.Поэтому более подходящей является схема внешнего запуска. Окончательное решение, преимущество которого заключается в возможности регулировки напряжения триггера, состоит в использовании цепочки диодов для триггера (рис. 3.18 (c)) или DTSCR [DI 07]. Его главный недостаток заключается в высоком уровне тока утечки, который увеличивается с увеличением рабочей температуры.

Рисунок 3.18. Защита от электростатического разряда на основе SCR, запускаемого с помощью GGNMOS (a), на PMOS, запускаемого RC-цепью (b) и цепочкой диодов (c) его недостатком является характеристика мгновенного возврата с удерживающим напряжением V H порядка 1.2 В (рисунок 3.19). Поэтому его использование было ограничено узлом CMOS 32 нм, напряжение питания которого VDD было уменьшено до 1 В, что позволяло использовать его, не опасаясь срабатывания защелки, поскольку оно было ниже, чем V H . Это также позволяет рассматривать его как централизованную защиту и, таким образом, значительно сокращать площадь поверхности, предназначенную для защиты от электростатического разряда.

Рисунок 3.19. Характеристика TLP защиты от электростатических разрядов на основе SCR [BOU 11]

Компания STMicroelectronics провела несколько исследований по оптимизации систем защиты от электростатических разрядов на основе SCR для своей передовой технологии CMOS [GAL 12, BOU 11].Один оригинальный подход направлен на оптимизацию глобальной и распределенной стратегии защиты, основанной на сети из нескольких симисторов [GAL 13], называемой бета-матрицей. В этой сети каждый симистор состоит из двух тиристоров, как показано на рисунке 3.20 (а). Использование симисторов, которые являются двунаправленными компонентами, обеспечивает идеальную симметрию для каждого смещения напряжения электростатического разряда. Физическая реализация, которая схематически показана на рисунке 3.20 (b), включает создание матрицы тиристоров в одной ячейке N (NWELL на рисунке), каждый из которых индивидуально размещен в P-ячейке (PWELL на рисунке).Благодаря диагональному металлическому соединению, показанному в матрице (VDD, VSS и I / O), два на два тиристоры образуют несколько симисторов. Каждый P Well является либо анодом нескольких симисторов, либо катодом других симисторов. Один вентиль G N , образованный установлением контакта N + на N Well, управляет всеми симисторами сети. Триггерная цепь, связанная с затвором, состоит из RC-фильтра и усилителя (состоящего из двух инверторов) для положительных смещений напряжения ESD и простого диода для отрицательных.Таким образом, бета-матрица устанавливается на каждой из площадок ввода / вывода (I / O), и нет необходимости в большом ПК на высоте площадок источника питания, поскольку она распределена вокруг каждого входа / выхода. О. Эта стратегия была проверена в технологии CMOS 32 нм и обеспечивает устойчивость к электростатическому разряду 2 кВ HBM, 100 В MM ND 250 В CDM с идеальной невосприимчивостью к защелкиванию при 25 и 125 ° C.

Рисунок 3.20. Принцип, лежащий в основе сети защиты Beta-Matrix ESD [GAL 09, BOU 11]: электрическая схема (a) и упрощенный обзор реализации компоновки (b).Цветную версию этого рисунка см. На сайте www.iste.co.uk/bafleur/esd.zip

Для более высоких технологий, таких как интеллектуальные технологии питания, использование SCR сложнее, и его необходимо оптимизировать в чтобы гарантировать устойчивость к защелкиванию во время работы схемы. Оригинальный подход, предложенный LAAS-CNRS [ARB 12], состоит из объединения МОП-транзистора, IGBT и SCR в один и тот же компонент, как показано на рисунке 3.21 (a). Цель состоит в том, чтобы заменить МОП-ПК этим компонентом, чтобы уменьшить площадь кремниевой поверхности и повысить устойчивость к электростатическому разряду.Первоначальный компонент — это силовой компонент LDMOS, в который вставлен IGBT путем реализации областей P + в стоке, как можно увидеть на трехмерном изображении этого смешанного компонента на рисунке 3.21 (b). Управление удерживающим напряжением V H и током I H оптимизировано соотношением областей P + в стоке, уменьшением канала (до 30%) введением области P + в диффузии источника, в форм-факторе компонента, а также в длине дрейфовой зоны LDMOS [ARB 15].Таким образом, удерживающее напряжение V H может быть увеличено до значения, превышающего 5 В, и сделать структуру пригодной для защиты от электростатического разряда логики низкого напряжения технологии. Для более высоких напряжений несколько структур можно соединить последовательно, чтобы увеличить удерживающее напряжение. Устойчивость к электростатическому разряду особенно высока при токе электростатического разряда 8 А, что эквивалентно 12 кВ HBM, при небольшой площади кремниевого следа (1,5 мА / мкм 2 , за пределами схемы запуска).

Рисунок 3.21. Смешанная защита от электростатического разряда с MOS, IGBT и SCR в одном компоненте: электрическая схема (a) и трехмерное изображение реализации технологии SOI (b).Цветную версию этого рисунка см. На сайте www.iste.co.uk/bafleur/esd.zip

3.2.5.2 Защита от электростатических разрядов смешанной технологии

Особенность смешанных технологий заключается в том, что мощность нескольких, низкого, среднего и высокого напряжения расходные материалы должны сосуществовать в одном чипе. Эти разные напряжения источника питания требуют принятия особых мер предосторожности для стратегий защиты от электростатического разряда.

Первая очевидная трудность заключается в том, что одного типа защиты будет недостаточно для защиты всех входов / выходов.Обычно для каждого типа защищаемой площадки требуется особая конструкция в зависимости от диапазона связанных напряжений.

Вторая проблема заключается в реализации эквивалентных путей разряда для всех комбинаций электростатического разряда.

Наконец, третья проблема — это возможность случайного срабатывания защиты от электростатического разряда из-за шума цифровых блоков. Эту проблему можно решить, разделив и изолировав аналоговые и цифровые источники питания. Классический метод предполагает использование двунаправленных диодов (два встречных диода) между разными источниками питания, а несколько последовательно включенных диодов могут улучшить помехоустойчивость.

Чтобы проиллюстрировать это, на рис. 3.22 мы приводим пример глобальной стратегии защиты смешанной технологии, основанной на центральной защите ESD1 и локальной однонаправленной защите между каждой парой контактных площадок (ESD2 – ESD9). В этом простом случае давайте рассмотрим различные пути разряда. Положительная нагрузка на ввод / вывод 1 по сравнению с V DD1 предполагает простой и прямой путь с защитой ESD2. С другой стороны, отрицательная нагрузка на эти же колодки приводит к гораздо более длинному пути разряда с участием ESD6, ESD1, ESD8 и ESD3.Наихудший случай с точки зрения длины разрядного тракта показан на этом рисунке. Это напряжение между двумя контактами ввода / вывода 1 и ввода / вывода 2 , которое для положительного напряжения включает ESD2, ESD6, ESD1, ESD9 и ESD5, а для отрицательного напряжения — ESD4, ESD7, ESD1, ESD8 и ESD3.

Рисунок 3.22. Пример глобальной стратегии защиты смешанной технологии с несколькими источниками питания, где V DD & gt; V DD1 & gt; В DD2 . Путь разряда показан оранжевым цветом для положительного напряжения на вводе / выводе 1 относительно ввода / вывода 2 .Цветную версию этого рисунка см. На сайте www.iste.co.uk/bafleur/esd.zip

Этот простой пример показывает, что подход не очень хорошо адаптирован для обеспечения эквивалентной устойчивости к электростатическому разряду на всех площадках ввода / вывода, и что для некоторых путей разряда, помимо сопротивления каждой защиты во включенном состоянии, существует также влияние сопротивления шин питания. В результате этих различных сопротивлений существует высокий риск перенапряжения во внутренней цепи и, следовательно, выхода из строя, вызванного воздействием электростатического разряда.Эта проблема не существовала бы, если бы защита от электростатического разряда была двунаправленной, как в бета-матричном подходе, описанном в разделе 3.2.2.2. Такой двунаправленный подход также был предложен Альбертом Вангом [WAN 06]. Для двунаправленной защиты между шинами VSS или между разными шинами источника питания VDD самый простой типичный подход — использовать встречные диоды: это два диода для VSS (когда они все на 0 В) или несколько установленных диодов. последовательно для рейки ВДД.

Чтобы снизить риск отказа во внутренней цепи во время сложного разряда, предлагается один из подходов — установить шины ESD, по которым эти токи разряда могут циркулировать [KER 99b], следуя тому же принципу, что и подход централизованной защиты.Разряд электростатического разряда передается от контактных площадок ввода / вывода (I / O) через однонаправленную защиту (диод) к шинам источника питания. Затем каждая шина источника питания подключается к определенной шине ESD через двунаправленную защиту. В зависимости от размера блока эта двунаправленная защита может быть реализована распределенным образом. Наконец, разряд поглощается центральной защитой, расположенной между каждой из направляющих ESD. Пример для трех источников питания (VDD1, VDD2 и VDD3) представлен на рисунке 3.23. Для этой двунаправленной защиты Ker et al. предлагает тиристоры, управляемые МОП. Таким образом, в этом примере есть шина, подключенная к каждому источнику питания (ESD-BUS_1, ESD-BUS_2 и ESD-BUS_3), и одна шина ESD-BUS_0, которая соединяет различные VSS каждого блока, так как каждый в этом дело. Наконец, между каждой парой шин ESD есть центральная защита с надписью ESD CLAMP. Для этого зажима авторы используют каскодированные устройства SCR.

Рисунок 3.23. Пример глобальной стратегии защиты смешанной технологии, основанной на использовании шины ESD для микросхемы с тремя различными источниками питания.В этом примере VDD1 & lt; VDD2 & lt; VDD3

Осциллограф

Запуск и запуск осциллографа »Электроника Примечания

Функция триггера — одна из самых полезных функций осциллографа — знание того, как использовать триггер осциллографа, является ключом к возможности эффективно использовать его.


Учебное пособие по осциллографу Включает в себя:
Основы осциллографа Типы осциллографов Характеристики Как пользоваться осциллографом Запуск области видимости Пробники осциллографа Технические характеристики пробника осциллографа

Типы областей: Аналоговый прицел Объем аналогового хранилища Цифровой люминофор Цифровой прицел Объем USB / ПК Осциллограф смешанных сигналов MSO


Функция запуска осциллографа позволяет постоянно отображать повторяющиеся сигналы на экране.Триггер позволяет временной развертке начинать сканирование с одной и той же точки при каждом повторении сигнала.

Таким образом, запуск осциллографа позволяет осмысленно просматривать формы сигнала, в противном случае развертка по времени будет начинаться в случайной точке формы сигнала каждый раз, когда форма волны повторяется, и изображение формы сигнала не будет иметь смысла.


Концепция триггера осциллографа

Основная концепция функции запуска осциллографа заключается в том, что часть входящего сигнала подается в схему компаратора.

Передняя панель осциллографа с элементами управления запуском

Когда напряжение формы волны достигает требуемого уровня, компаратор переключается и отправляет сигнал запуска в базу времени. Это обеспечивает точную синхронизацию временной развертки с отображаемой формой сигнала, чтобы она оставалась стабильной на экране.

Точка запуска на осциллограмме

Уровень запуска и крутизна осциллографа

Чтобы иметь возможность захвата необходимого изображения на осциллографе, триггер можно настроить двумя основными способами: как уровень, так и направление наклона могут быть выбраны как на аналоговых, так и на цифровых осциллографах.

Регулятор уровня напряжения триггера устанавливает напряжение, при котором триггер срабатывает. При изменении этого напряжения изменяется точка на осциллограмме, в которой начинается шкала времени.

Изменение точки напряжения запуска осциллографа

Видно, что при изменении напряжения запуска изменяется положение на осциллограмме.

Наклон синхронизации, как указывает название, определяет, запускается ли развертка по временной развертке по положительному или отрицательному фронту или наклону.

Запуск осциллографа по положительному и отрицательному наклону

Источники запуска осциллографа

Сигнал, по которому может запускаться осциллограф, может быть получен различными способами.Иногда наличие внешнего источника для запуска может сделать сигнал более стабильным и сделать его более стабильным.

  • Канал сигнала: Самым распространенным источником сигнала, используемого для обеспечения запуска, является сам канал сигнала. На нескольких каналах по умолчанию запускается канал A, но обычно также возможен запуск и по другим каналам. Запуск может быть помечен как канал A / B или эквивалент
  • Внешний источник: На большинстве осциллографов есть возможность выбора внешнего источника запуска.Это может быть очень полезно, когда система синхронизирована с внешним сигналом. Обычно для этих внешних сигналов можно иметь такой же контроль напряжения запуска и крутизны.
  • Видео: Запуск по видеосигналу широко использовался для аналогового видео и телевидения. Схема запуска извлекала импульсы синхронизации, которые были встроены в аналоговый видеосигнал, и использовала их.
  • Линия: При использовании функции линейного запуска осциллограф будет запускаться по входному питанию или форме сигнала линейного напряжения.Эта форма запуска была полезна для обнаружения проблем, связанных с линией.

Блокировка спускового крючка

Одна возможность, которая особенно полезна при запуске более сложных сигналов, известна как управление удержанием триггера.

Вероятно, проще всего объяснить работу задержки запуска с точки зрения аналоговых осциллографов.

После завершения развертки осциллографа луч гаснет, и осциллограф возвращает напряжение развертки обратно в начальную точку.При гашении луча или следа обратный ход не отображается на экране.

Во время развертки и обратного хода или обратного хода схема запуска будет игнорировать любые дальнейшие импульсы запуска, которые могут поступить, и «задерживается» до тех пор, пока развертка и обратный ход не будут завершены.

Как только кривая вернется в начальную точку, она будет готова к повторному запуску, и первая точка на кривой, которая появится, заставит ее начать снова.

Удержание триггера осциллографа

Элемент управления задержкой триггера дает возможность пользователю осциллографа добавить дополнительную задержку к повторному включению цепи триггера после окончания периода развертки / возврата.Это дает контроль над скоростью запуска осциллографа. Когда у некоторых сигналов есть несколько точек, в которых они могут запускать осциллограф, это может помочь добавить ясности отображаемому изображению на осциллографе.

Для формы волны выше осциллограф будет запускаться по первому импульсу после конца отображаемой области, и в этом примере это не то, что нужно, и это приведет к неустойчивому отображению.

Хотя это было объяснено с точки зрения аналоговых осциллографов, тот же процесс доступен и для цифровых осциллографов, хотя работа под передней панелью будет несколько иной.

Автоспуск осциллографа

Функция триггера работает, когда сигнал присутствует и осциллограф срабатывает. Однако, когда сигнал отсутствует, полезно иметь возможность видеть, где находится кривая, например, для установки кривой в определенное место на экране перед подачей сигнала и выполнением измерения.

Чтобы преодолеть недостаток трассировки в условиях отсутствия или слабого сигнала, добавлена ​​возможность автоматического запуска.

Автоматический запуск осциллографа запустит развертку при отсутствии сигнала.Таймер в прицеле обнаруживает, что прицел не запускался какое-то время, и запускает развертку. Часто можно установить задержку.

Для большинства случаев использования осциллографа его можно оставить в режиме автоматического запуска и установить только на «нормальный» для более точных измерений и осциллограмм.

Расширенные возможности запуска осциллографа

С появлением цифровых осциллографов появилось много возможностей для расширенных параметров запуска. Все они могут использоваться для поиска и отображения сигналов, для которых могут потребоваться более сложные параметры запуска.Однако с помощью программного обеспечения в цифровых осциллографах этого теперь можно достичь, тогда как с аналоговыми осциллографами это было невозможно.

  • Запуск A и B: Хотя многие осциллографы предлагают запуск по каналам A и B, некоторые цифровые осциллографы предлагают более сложные варианты запуска для каналов A и B. Например, они могут предложить логическую квалификацию, чтобы контролировать, когда искать различные события. Другие могут иметь форму отложенного запуска через заданное время после предыдущего события запуска.
  • Запуск по последовательному шаблону: Эта форма триггера смотрит на поток последовательных данных и запускается после того, как обнаружен заданный последовательный шаблон. Это может быть особенно полезно при тестировании или отладке цифровых или микропроцессорных схем.
  • Поиск и отметка: Эта форма триггера сканирует несколько типов событий перед запуском. Отдельные отметки могут быть добавлены к частям развертки, чтобы выделить области.
  • Коррекция триггера: Иногда бывает необходимо скорректировать задержки триггера в очень быстрых системах.Поскольку триггерный и сигнальный тракты имеют разные временные задержки, существует внутренняя разница во времени между положением триггера и собираемыми данными. Это может привести к дрожанию на дисплее или перекосу. Чтобы преодолеть это, используется система коррекции триггера, которая компенсирует разницу задержек между триггером и путями сбора данных. При использовании в этом режиме точку запуска можно использовать как точку отсчета для измерения.

Система запуска осциллографа является одним из ключевых элементов всего измерительного прибора.С увеличением сложности оборудования это также приводит к повышению уровня сложности формы сигнала, для чего требуются более сложные системы запуска. В результате большинство новых осциллографов предлагают более широкие возможности запуска.

Другие темы тестирования:
Анализатор сети передачи данных Цифровой мультиметр Частотомер Осциллограф Генераторы сигналов Анализатор спектра Измеритель LCR Дип-метр, ГДО Логический анализатор Измеритель мощности RF Генератор радиочастотных сигналов Логический зонд Тестирование и тестеры PAT Рефлектометр во временной области Векторный анализатор цепей PXI GPIB Граничное сканирование / JTAG Получение данных
Вернуться в меню тестирования.. .

Осциллографические системы и органы управления

: описание функций и запуска

Горизонтальная система и органы управления

Горизонтальная система осциллографа наиболее тесно связана с получением входного сигнала. Здесь важны частота дискретизации и длина записи. Горизонтальные элементы управления используются для позиционирования и масштабирования сигнала по горизонтали. Общие горизонтальные элементы управления включают:

  • Приобретение
  • Частота дискретизации
  • Позиция и секунды на деление
  • Временная база
  • Масштабирование / панорамирование
  • Поиск
  • Режим XY
  • Ось Z
  • Режим XYZ
  • Положение триггера
  • Весы
  • Разделение следов
  • Длина записи
  • Разрешение

Некоторые из этих элементов управления описаны ниже.

Органы управления приобретением
Цифровые осциллографы

имеют настройки, позволяющие управлять обработкой сигнала системой сбора данных. На рисунке 22 показан пример меню сбора данных.

Просмотрите варианты сбора данных на вашем цифровом осциллографе, пока вы читаете этот раздел.

Рисунок 22 : Пример меню сбора данных.

Режимы сбора данных

Режимы сбора данных управляют тем, как точки формы сигнала создаются из точек выборки.Точки выборки — это цифровые значения, полученные непосредственно от аналого-цифрового преобразователя (АЦП). Интервал выборки относится к времени между этими точками выборки.

точек сигнала — это цифровые значения, которые хранятся в памяти и отображаются для построения сигнала. Разница во времени между точками формы сигнала называется интервалом формы сигнала.

Интервал выборки и интервал формы сигнала могут совпадать, а могут и не совпадать. Этот факт приводит к существованию нескольких различных режимов сбора данных, в которых одна точка сигнала состоит из нескольких последовательно полученных точек выборки.

Кроме того, точки формы сигнала могут быть созданы из совокупности точек дискретизации, взятых из нескольких сборов, что обеспечивает еще один набор режимов сбора данных. Ниже приводится описание наиболее часто используемых режимов сбора данных.

Режим выборки: Это самый простой режим сбора данных. Осциллограф создает точку сигнала, сохраняя одну точку выборки в течение каждого интервала сигнала.

Режим обнаружения пика: Осциллограф сохраняет точки выборки минимального и максимального значений, полученные в течение двух интервалов сигнала, и использует эти выборки в качестве двух соответствующих точек сигнала.

Цифровые осциллографы

с режимом обнаружения пиков запускают АЦП с высокой частотой дискретизации даже при очень медленных настройках временной развертки (настройки медленной временной развертки преобразуются в длинные интервалы формы сигнала) и способны фиксировать быстрые изменения сигнала, которые могут произойти между точками формы сигнала, если в режиме выборки (рисунок 23).

Рисунок 23 : Частота дискретизации зависит от настроек временной развертки — чем медленнее настройка на основе времени, тем медленнее частота дискретизации. Некоторые цифровые осциллографы имеют режим обнаружения пиков для захвата быстрых переходных процессов при низкой скорости развертки.

Режим обнаружения пиков особенно полезен для наблюдения узких импульсов, разнесенных во времени, как показано на рисунке 24.

Рисунок 24 : Программное обеспечение для расширенного анализа и повышения производительности, такое как MATLAB®, может быть установлено в осциллографах на базе Windows для выполнения локального анализа сигналов.

Режим высокого разрешения: Как и обнаружение пика, режим высокого разрешения — это способ получить больше информации в тех случаях, когда АЦП может производить выборку быстрее, чем требует установка временной развертки.В этом случае несколько выборок, взятых в пределах одного интервала сигнала, усредняются вместе для получения одной точки сигнала.

Результат — уменьшение шума и улучшение разрешения для низкоскоростных сигналов. Преимущество режима Hi-Res над средним состоит в том, что режим Hi-Res можно использовать даже для одиночного снимка.

Режим огибающей: Режим огибающей аналогичен режиму обнаружения пика. Однако в режиме огибающей точки минимума и максимума сигнала из нескольких захватов объединяются для формирования сигнала, показывающего накопление минимального / максимального значения во времени.

Режим обнаружения пиков обычно используется для сбора записей, которые объединяются для формирования формы сигнала огибающей.

Режим усреднения: В режиме усреднения осциллограф сохраняет одну точку выборки в течение каждого интервала сигнала, как и в режиме выборки. Тем не менее, точки формы сигнала от последовательных регистраций затем усредняются вместе, чтобы получить окончательную отображаемую форму сигнала.

Средний режим снижает шум без потери полосы пропускания, но требует повторяющегося сигнала.

Режим базы данных сигналов: В режиме базы данных сигналов осциллограф накапливает базу данных сигналов, которая предоставляет трехмерный массив амплитуды, времени и значений.

Запуск и остановка системы сбора данных

Одним из самых больших преимуществ цифровых осциллографов является их способность сохранять формы сигналов для последующего просмотра.

Для этого на передней панели обычно есть одна или несколько кнопок, которые позволяют запускать и останавливать систему сбора данных, чтобы вы могли анализировать формы сигналов в любое время.

Кроме того, вы можете захотеть, чтобы осциллограф автоматически останавливал сбор данных после завершения одного сбора данных или после того, как один набор записей был преобразован в огибающую или усредненную форму сигнала.

Эта функция обычно называется одиночной разверткой или одиночной последовательностью, и ее элементы управления обычно находятся либо с другими элементами управления сбором данных, либо с элементами управления запуском.

Выборка

Выборка — это процесс преобразования части входного сигнала в несколько дискретных электрических величин с целью хранения, обработки и / или отображения. Величина каждой точки дискретизации равна амплитуде входного сигнала в момент времени, в который сигнал дискретизируется.

Выборка похожа на создание снимков. Каждый снимок соответствует определенному моменту времени на осциллограмме. Затем эти снимки можно расположить в соответствующем порядке по времени для восстановления входного сигнала.

В цифровом осциллографе массив точек дискретизации восстанавливается на дисплее с измеренной амплитудой по вертикальной оси и временем по горизонтальной оси (рисунок 25).

Входной сигнал, показанный на Рисунке 25, отображается на экране в виде серии точек.Если точки расположены далеко друг от друга и их трудно интерпретировать как форму волны, точки можно соединить с помощью процесса, называемого интерполяцией.

Интерполяция соединяет точки линиями или векторами. Доступен ряд методов интерполяции, которые можно использовать для получения точного представления непрерывного входного сигнала.

Рисунок 25 : Базовая выборка, показывающая, что точки выборки соединены интерполяцией для получения непрерывной формы сигнала.

Средства контроля отбора проб

Некоторые цифровые осциллографы позволяют выбрать метод выборки: выборку в реальном времени или эквивалентную выборку.Элементы управления сбором данных, доступные в этих осциллографах, позволяют выбрать метод сбора данных для сбора сигналов.

Обратите внимание, что этот выбор не имеет значения для настроек медленной временной развертки и действует только тогда, когда АЦП не может выполнять выборку достаточно быстро, чтобы заполнить запись точками формы сигнала за один проход. Каждый метод отбора проб имеет определенные преимущества в зависимости от типа проводимых измерений.

Обычно доступны элементы управления, позволяющие выбрать один из трех режимов горизонтальной временной развертки.Если вы просто исследуете сигнал и хотите взаимодействовать с живым сигналом, вы используете автоматический или интерактивный режим по умолчанию, который обеспечивает максимальную скорость обновления дисплея.

Если вам нужно точное измерение и наивысшая частота дискретизации в реальном времени, обеспечивающая максимальную точность измерения, то используйте режим постоянной частоты дискретизации. Он поддерживает самую высокую частоту дискретизации и обеспечивает наилучшее разрешение в реальном времени.

Последний режим называется ручным, поскольку он обеспечивает прямое и независимое управление частотой дискретизации и длиной записи.

Метод отбора проб в реальном времени

Выборка в реальном времени идеально подходит для сигналов, частотный диапазон которых меньше половины максимальной частоты дискретизации осциллографа.

Здесь осциллограф может получить более чем достаточное количество точек за одну «развертку» формы сигнала для построения точного изображения, как показано на рисунке 26. Выборка в реальном времени — единственный способ захвата быстрых однократных переходных сигналов с цифровой осциллограф.

Рисунок 26 : Программное обеспечение для расширенного анализа и повышения производительности, такое как MATLAB®, может быть установлено в осциллографах на базе Windows для выполнения локального анализа сигналов.

Выборка в реальном времени представляет собой самую большую проблему для цифровых осциллографов из-за частоты дискретизации, необходимой для точной оцифровки высокочастотных переходных процессов, как показано на рисунке 27.

Эти события происходят только один раз, и их выборка должна производиться в тот же период времени, что и они.

Рисунок 27 : Метод выборки в реальном времени.

Если частота дискретизации недостаточна, высокочастотные компоненты могут «сворачиваться» в более низкую частоту, вызывая искажение спектров на дисплее, как показано на рисунке 28.Кроме того, выборка в реальном времени дополнительно усложняется из-за наличия высокоскоростной памяти, необходимой для хранения формы сигнала после ее оцифровки.

Пожалуйста, обратитесь к разделам «Частота дискретизации» и «Длина записи» в главе 3 — Оценка осциллографов для получения дополнительных сведений о частоте дискретизации и длине записи, необходимых для точной характеристики высокочастотных компонентов.

Рисунок 28 : Недискретизация синусоидальной волны 100 МГц приводит к эффектам наложения спектров.

Для дискретизации в реальном времени с интерполяцией цифровые осциллографы берут дискретные отсчеты сигнала, которые могут быть отображены.Однако может быть трудно визуализировать сигнал, представленный в виде точек, особенно потому, что может быть только несколько точек, представляющих высокочастотные части сигнала.

Для облегчения визуализации сигналов цифровые осциллографы обычно имеют режимы отображения с интерполяцией.

Интерполяция — это метод обработки, используемый для оценки формы сигнала на основе нескольких точек. Проще говоря, интерполяция «соединяет точки», так что сигнал, который отбирается только несколько раз в каждом цикле, может быть точно отображен.

Используя выборку в реальном времени с интерполяцией, осциллограф собирает несколько точек выборки сигнала за один проход в режиме реального времени и использует интерполяцию для заполнения пропусков. Линейная интерполяция соединяет точки выборки прямыми линиями. Этот подход ограничен реконструкцией сигналов с прямой линией (рис. 29), которые лучше подходят для прямоугольных волн. Более универсальная интерполяция sin x / x соединяет точки выборки с кривыми (рисунок 29).

Интерполяция Sin x / x — это математический процесс, в котором вычисляются точки, чтобы заполнить время между реальными выборками.Эта форма интерполяции позволяет получать изогнутые и неправильные формы сигналов, которые гораздо более распространены в реальном мире, чем чистые прямоугольные волны и импульсы. По этой причине интерполяция sin x / x является предпочтительным методом для приложений, в которых частота дискретизации в три-пять раз превышает полосу пропускания системы.

Если частота дискретизации недостаточно высока, высокочастотные компоненты могут «сворачиваться» в более низкую частоту, вызывая наложение на дисплее, как показано на рисунке 28. Кроме того, дискретизация в реальном времени дополнительно осложняется высокой частотой дискретизации. -скоростная память, необходимая для сохранения формы сигнала после его оцифровки.

Пожалуйста, обратитесь к разделам «Частота дискретизации» и «Длина записи» в главе 3 — Оценка осциллографов для получения дополнительных сведений о частоте дискретизации и длине записи, необходимых для точной характеристики высокочастотных компонентов.

Рисунок 29 : Линейная и sin x / x интерполяция.

Метод выборки в эквивалентном времени

При измерении высокочастотных сигналов осциллограф может не собрать достаточное количество отсчетов за одну развертку. Для точного сбора сигналов, частота которых превышает половину частоты дискретизации осциллографа, можно использовать выборку с эквивалентным временем (рис. 30).

Рисунок 30 : Некоторые осциллографы используют выборку с эквивалентным временем для захвата и отображения очень быстрых повторяющихся сигналов.

Дигитайзеры с эквивалентным временем (пробоотборники)

используют тот факт, что большинство естественных и техногенных событий повторяются. Выборка в эквивалентном времени создает изображение повторяющегося сигнала путем захвата небольшого количества информации из каждого повторения.

Форма волны медленно нарастает, как гирлянда огней, загораясь один за другим.Это позволяет осциллографу точно захватывать сигналы, частотные составляющие которых намного превышают частоту дискретизации осциллографа. Существует два типа методов выборки за эквивалентное время: случайный и последовательный. У каждого свои преимущества:

  • Случайная выборка в эквивалентном времени позволяет отображать входной сигнал до точки запуска без использования линии задержки.
  • Последовательная выборка в эквивалентном времени обеспечивает гораздо большее разрешение и точность по времени.

Оба требуют, чтобы входной сигнал был повторяющимся.

Случайная выборка в эквивалентном времени
Дигитайзеры

случайного эквивалентного времени (семплеры) используют внутренние часы, которые работают асинхронно относительно входного сигнала и сигнала запуска (рисунок 31).

Рисунок 31 : При случайной выборке с эквивалентным временем тактовая частота дискретизации работает асинхронно с входным сигналом и триггером.

Выборки берутся непрерывно, независимо от положения триггера, и отображаются в зависимости от разницы во времени между выборкой и триггером.Хотя выборки берутся последовательно во времени, они случайны по отношению к триггеру, отсюда и название «случайная» выборка эквивалентного времени. При отображении на экране осциллографа точки выборки появляются на осциллограмме случайным образом.

Возможность сбора и отображения выборок до точки запуска является ключевым преимуществом этого метода выборки, устраняя необходимость во внешних сигналах перед запуском или линиях задержки.

В зависимости от частоты дискретизации и временного окна дисплея случайная выборка может также позволить получить более одной выборки для каждого инициированного события.Однако при более высоких скоростях развертки окно сбора данных сужается до тех пор, пока дигитайзер не может выполнять выборку при каждом запуске.

Именно на этих более высоких скоростях развертки часто выполняются очень точные временные измерения, и именно в этом случае исключительное временное разрешение последовательного семплера эквивалентного времени является наиболее полезным. Предел пропускной способности для случайной выборки в эквивалентном времени меньше, чем для последовательной выборки.

Последовательная выборка в эквивалентном времени

Последовательный семплер с эквивалентным временем получает одну выборку для каждого триггера, независимо от настройки времени / деления или скорости развертки, как показано на рисунке 32.

Рисунок 32 : При последовательной выборке за эквивалентное время одна выборка берется для каждого распознанного триггера после временной задержки, которая увеличивается после каждого цикла.

При обнаружении триггера образец берется после очень короткой, но четко определенной задержки. Когда происходит следующий запуск, к этой задержке добавляется небольшое приращение времени — дельта t, и дигитайзер берет еще одну выборку.

Этот процесс повторяется много раз с добавлением «дельты t» к каждому предыдущему получению данных, пока не заполнится временное окно.При отображении на экране осциллографа точки выборки появляются последовательно слева направо вдоль формы сигнала.

С технологической точки зрения легче создать очень короткую и очень точную «дельту t», чем точно измерить вертикальное и горизонтальное положения выборки относительно точки запуска, как того требуют случайные выборки. Именно благодаря этой точно измеренной задержке последовательные семплеры обладают непревзойденным временным разрешением.

При последовательной выборке выборка берется после обнаружения уровня триггера, поэтому точка триггера не может отображаться без аналоговой линии задержки.Это, в свою очередь, может уменьшить пропускную способность инструмента. Если может быть поставлен внешний предварительный запуск, это не повлияет на полосу пропускания.

Позиция и секунды на деление

Элемент управления положением по горизонтали перемещает сигнал влево и вправо точно в нужное место на экране. Параметр «секунды на деление» (обычно обозначаемый как «сек / дел») позволяет выбрать скорость, с которой осциллограмма отображается на экране (также известная как настройка временной развертки или скорость развертки).

Этот параметр является масштабным коэффициентом.Если настройка составляет 1 мс, каждое горизонтальное деление соответствует 1 мс, а общая ширина экрана составляет 10 мс или десять делений. Изменение настройки сек / дел позволяет просматривать более длинные и более короткие временные интервалы входного сигнала.

Как и вертикальная шкала вольт / дел, горизонтальная шкала секунд / дел может иметь переменную синхронизацию, что позволяет вам установить горизонтальную шкалу времени между дискретными настройками.

Выбор временной развертки

В вашем осциллографе есть временная развертка, которую обычно называют основной временной разверткой.Многие осциллографы также имеют так называемую временную развертку с задержкой. Это временная развертка с разверткой, которая может начинаться (или запускаться для запуска) относительно заранее определенного времени на основной развертке временной развертки.

Использование развертки временной развертки с задержкой позволяет более четко видеть события и видеть события, которые не видны только при основной развертке временной развертки.

Временная база с задержкой требует настройки временной задержки и возможного использования режимов отсроченного запуска и других настроек, не описанных в данном учебном пособии.Обратитесь к руководству, прилагаемому к вашему осциллографу, для получения информации о том, как использовать эти функции.

Масштабирование / панорамирование

Ваш осциллограф может иметь специальные настройки увеличения по горизонтали, которые позволяют отображать увеличенный фрагмент сигнала на экране. Некоторые осциллографы добавляют к возможности масштабирования функции панорамирования. Ручки используются для регулировки коэффициента масштабирования или масштаба и панорамирования поля масштабирования по форме волны.

Поиск

Некоторые осциллографы предлагают возможности поиска и маркировки, что позволяет быстро перемещаться по длительным сбору данных в поисках событий, определяемых пользователем.

Режим XY

Большинство осциллографов имеют режим XY, который позволяет отображать входной сигнал, а не развертку времени, на горизонтальной оси. Этот режим работы открывает совершенно новую область методов измерения фазового сдвига, как объясняется в разделе «Методы измерения осциллографом» главы 5 «Настройка и использование осциллографа».

Ось Z

Цифровой люминофорный осциллограф (DPO) имеет высокую плотность выборки дисплея и врожденную способность захватывать информацию об интенсивности.Благодаря своей оси интенсивности (ось Z) DPO может обеспечивать трехмерное отображение в реальном времени, аналогичное аналоговому осциллографу.

Если вы посмотрите на кривую формы сигнала на DPO, вы увидите светлые области. Это области, где сигнал возникает чаще всего.

Этот дисплей позволяет легко отличить базовую форму сигнала от переходного процесса, который возникает только время от времени — основной сигнал выглядит намного ярче. Одним из применений оси Z является подача специальных синхронизированных сигналов на отдельный вход Z для создания выделенных «маркерных» точек с известными интервалами в форме волны.

Режим XYZ с дисплеем записи DPO и XYZ

Некоторые DPO могут использовать вход Z для создания XY-дисплея с градацией интенсивности. В этом случае DPO производит выборку мгновенного значения данных на входе Z и использует это значение для определения определенной части сигнала.

После того, как вы квалифицируете образцы, они могут накапливаться, что приводит к отображению XYZ с градацией интенсивности.

Режим XYZ особенно полезен для отображения диаграмм направленности, обычно используемых при тестировании устройств беспроводной связи, таких как диаграмма созвездий.

Другой метод отображения данных XYZ — отображение записи XYZ. В этом режиме используются данные из памяти сбора данных, а не из базы данных DPO.

Система запуска и органы управления

Функция триггера осциллографа синхронизирует горизонтальную развертку в правильной точке сигнала. Это важно для четкой характеристики сигнала. Элементы управления запуском позволяют стабилизировать повторяющиеся сигналы и захватывать одиночные сигналы.

Триггер заставляет повторяющиеся осциллограммы казаться статичными на экране осциллографа за счет многократного отображения одной и той же части входного сигнала.Представьте себе беспорядок на экране, который может возникнуть, если каждая развертка будет начинаться в разных местах сигнала, как показано на рисунке 33.

Рисунок 33 : Индикация без срабатывания триггера.

Запуск по фронту

, доступный в аналоговых и цифровых осциллографах, является основным и наиболее распространенным типом. В дополнение к пороговому запуску, предлагаемому как аналоговыми, так и цифровыми осциллографами, многие цифровые осциллографы предлагают множество специализированных настроек запуска, не предлагаемых аналоговыми приборами.

Эти триггеры реагируют на определенные условия входящего сигнала, что позволяет легко обнаружить, например, импульс, который уже, чем должен быть. Такое состояние невозможно обнаружить только с помощью триггера порогового напряжения.

Расширенные средства управления запуском позволяют изолировать определенные интересующие события, чтобы оптимизировать частоту дискретизации и длину записи осциллографа. Расширенные возможности запуска в некоторых осциллографах обеспечивают очень избирательный контроль.

Вы можете запускать по импульсам, определяемым по амплитуде (например, кратковременным импульсам), определяемым по времени (ширина импульса, сбой, скорость нарастания, установка и удержание и тайм-аут) и определяемым логическим состоянием или шаблоном (логический запуск ).

Другие расширенные функции триггера включают:

Запуск по шаблону: Запуск по шаблону добавляет новое измерение к запуску по последовательному шаблону NRZ, позволяя осциллографу выполнять синхронизированные измерения длинной последовательной тестовой таблицы с выдающейся точностью временной развертки.

Запуск с синхронизацией по шаблону можно использовать для удаления случайного джиттера из длинных шаблонов последовательных данных. Можно исследовать эффекты определенных битовых переходов, и можно использовать усреднение с тестированием по маске.

Запуск по последовательной схеме: Запуск по последовательной схеме можно использовать для отладки последовательных архитектур. Он обеспечивает запуск по последовательному шаблону последовательного потока данных NRZ со встроенным восстановлением тактовой частоты и коррелирует события на физическом и канальном уровнях.

Инструмент может восстанавливать тактовый сигнал, идентифицировать переходы и позволять вам устанавливать желаемые закодированные слова для захвата последовательного запуска по шаблону.

Запуск A и B: Некоторые системы запуска предлагают несколько типов запуска только по одному событию (событие A), при этом выбор отложенного запуска (событие B) ограничен запуском по фронту и часто не позволяет сбросить запуск последовательность, если событие B не происходит.

Современные осциллографы могут предоставлять полный набор расширенных типов запуска для триггеров A и B, логическую квалификацию для управления, когда искать эти события, и сброс триггера, чтобы снова начать последовательность триггера через заданное время, состояние или переход, чтобы могут быть зафиксированы даже события в самых сложных сигналах.

Запуск поиска и пометки: Аппаратные триггеры отслеживают события одного типа за раз, но поиск может сканировать несколько типов событий одновременно.Например, сканирование на предмет нарушений времени установки или удержания на нескольких каналах. Отдельные отметки могут быть размещены с помощью поиска, указывая события, которые соответствуют критериям поиска.

Коррекция триггера: Поскольку триггерные системы и системы сбора данных используют разные пути, существует некоторая внутренняя задержка между положением триггера и полученными данными. Это приводит к перекосу и джиттеру триггера.

С системой коррекции триггера прибор регулирует положение триггера и компенсирует разницу в задержке между трактом триггера и путем сбора данных.Это устраняет практически любое дрожание запуска в точке запуска. В этом режиме точка запуска может использоваться как точка отсчета для измерения. Последовательный запуск по определенным стандартным сигналам I2C, CAN, LIN и т. Д.):

Некоторые осциллографы (сравните осциллографы Tektronix) предоставляют возможность запуска по определенным типам сигналов для стандартных сигналов последовательных данных, таких как CAN, LIN, I2C, SPI и другие. Декодирование этих типов сигналов также доступно на многих осциллографах.

Запуск параллельной шины: Несколько параллельных шин могут быть определены и отображены одновременно, чтобы легко просматривать декодированные данные параллельной шины с течением времени.Указав, какие каналы являются линиями синхронизации и данных, вы можете создать отображение параллельной шины на некоторых осциллографах, которое автоматически декодирует содержимое шины.

Вы можете сэкономить бесчисленные часы, используя триггеры параллельной шины, чтобы упростить захват и анализ. Дополнительные элементы управления запуском в некоторых осциллографах разработаны специально для проверки сигналов связи.

На рисунке 34 более подробно показаны некоторые из этих распространенных типов триггеров. Для максимальной производительности некоторые осциллографы имеют интуитивно понятный пользовательский интерфейс, позволяющий быстро настраивать параметры запуска с большой гибкостью в настройке тестирования.

Рисунок 34 : Общие типы триггеров.

Положение триггера

Управление положением триггера по горизонтали доступно только в цифровых осциллографах. Элемент управления положением триггера может находиться в секции горизонтального управления осциллографа. Фактически он представляет горизонтальное положение триггера в записи сигнала.

Изменение положения триггера по горизонтали позволяет фиксировать действия сигнала перед событием триггера, известное как просмотр перед триггером.Таким образом, он определяет длину видимого сигнала как до, так и после точки запуска.

Цифровые осциллографы могут обеспечивать просмотр до запуска, поскольку они постоянно обрабатывают входной сигнал независимо от того, был ли получен запуск. Через осциллограф проходит постоянный поток данных; триггер просто указывает осциллографу сохранить текущие данные в памяти.

Напротив, аналоговые осциллографы отображают сигнал, то есть записывают его на ЭЛТ, только после получения сигнала запуска.Таким образом, просмотр до запуска недоступен в аналоговых осциллографах, за исключением небольшого количества предварительного запуска, обеспечиваемого линией задержки в вертикальной системе.

Просмотр перед срабатыванием триггера является ценным подспорьем при поиске и устранении неисправностей. Если проблема возникает периодически, вы можете активировать ее, записать события, которые привели к ней, и, возможно, найти причину.

Уровень и наклон срабатывания

Элементы управления уровнем запуска и наклоном обеспечивают базовое определение точки запуска и определяют способ отображения сигнала (Рисунок 35).

Рисунок 35 : Запуск по положительному и отрицательному наклону.

Схема запуска действует как компаратор. Вы выбираете крутизну и уровень напряжения на одном входе компаратора. Когда сигнал запуска на другом входе компаратора соответствует вашим настройкам, осциллограф генерирует запуск.

Управление наклоном определяет, находится ли точка запуска по нарастающему или спадающему фронту сигнала. Нарастающий фронт — это положительный наклон, а спадающий — отрицательный наклон.Регулятор уровня определяет, где на краю возникает точка срабатывания.

Источники триггеров

Осциллограф не обязательно должен запускаться по отображаемому сигналу. Развертка может запускаться из нескольких источников:

  • Любой входной канал
  • Внешний источник, отличный от сигнала, подаваемого на входной канал
  • Источник питания сигнал
  • Сигнал, определяемый внутри осциллографа, из одного или нескольких входных каналов

В большинстве случаев вы можете оставить осциллограф настроенным на запуск по отображаемому каналу.Некоторые осциллографы имеют выход запуска, который передает сигнал запуска на другой прибор.

Осциллограф может использовать альтернативный источник запуска, независимо от того, отображается он или нет, поэтому вам следует быть осторожными, чтобы случайно не запустить на канале 1, например, при отображении канала 2.

Режимы запуска

Режим триггера определяет, рисует ли осциллограф осциллограмму в зависимости от состояния сигнала. Общие режимы триггера включают нормальный и автоматический:

  • В нормальном режиме осциллограф выполняет развертку только в том случае, если входной сигнал достигает установленной точки запуска.В противном случае экран будет пустым (на аналоговом осциллографе) или замороженным (на цифровом осциллографе) на последней полученной форме сигнала. Нормальный режим может дезориентировать, поскольку вы можете сначала не увидеть сигнал, если регулятор уровня настроен неправильно.
  • В автоматическом режиме осциллограф выполняет развертку даже без запуска. Если сигнал отсутствует, таймер в осциллографе запускает развертку. Это гарантирует, что дисплей не исчезнет, ​​если сигнал не вызовет срабатывания триггера.

На практике вы, вероятно, будете использовать оба режима: нормальный режим, потому что он позволяет вам видеть только интересующий сигнал, даже когда триггеры происходят с медленной скоростью, и автоматический режим, потому что он требует меньшей настройки.Многие осциллографы также включают специальные режимы для одиночной развертки, запуска по видеосигналам или автоматической установки уровня запуска.

Муфта спускового крючка

Так же, как вы можете выбрать связь по переменному или постоянному току для вертикальной системы, вы можете выбрать тип связи для сигнала запуска.

Помимо связи по переменному и постоянному току, ваш осциллограф может также иметь триггерную связь с подавлением высоких и низких частот и подавлением шумов. Эти специальные настройки полезны для устранения шума из сигнала запуска, чтобы предотвратить ложное срабатывание.

Задержка срабатывания триггера

Иногда для того, чтобы заставить осциллограф запускаться по правильной части сигнала, требуется большое мастерство. Многие осциллографы имеют специальные функции, облегчающие эту задачу.

Задержка запуска — это регулируемый период времени после действительного запуска, в течение которого осциллограф не может запускаться.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *