Таблица истинности rs триггера асинхронного: Исследование триггеров | Лаборатория Электронных Средств Обучения (ЛЭСО) СибГУТИ

Содержание

Лекции стр15.»Цифровая схемотехника»

Лекции стр15.»Цифровая схемотехника»

Снабжен только 2-мя информационными входами – R-сброса, S – установки.
Может быть реализован на логическом элементе «И-НЕ» либо на «ИЛИ-НЕ», обладает прямыми, либо инверсными входами.
УГО:

R

S

Qn

Qn+1

R

S

Qn

Qn+1

0

0

*

*

0

0

Qn

Qn

0

1

*

0

0

1

*

1

1

0

*

1

1

0

*

0

1

1

Qn

Qn

1

1

*

*

*- запрещенная комбинация входных сигналов.
Подача активного сигнала на один из входов приводит к «перебросу» триггера в соответствующее состояние.

Пассивные логические уровни на входах не изменяют состояние триггеров
Подача 2х активных логических уровней недопустима.
Математическое выражение можно получить по карте Карно.
Триггер с прямыми входами:
Qn+1=S+QR
Для триггера с инверсными входами:
Qn+1=S+QnR

Синхронный RS-триггер

   Получается на базе асинхронного RS-триггера при введении дополнительной логической схемы, который формирует на его входах активные логические уровни только при наличии дополнительного сигнала синхронизации для прямых входов.

   Пример: Пусть информационные входы R и S и вход синхронизации – прямые
Таблица истинности

С

Rex

Sвх

R`вых

S`вых

0

*

*

0

0

1

0

0

0

0

1

0

1

0

1

1

1

0

1

0

1

1

1

1

1


Строим карты Карно (Вейча)

Из анализа полученного выражения можно сделать следующие выводы:
-данная ФАЛ имеет 2 слагаемых;
— 1-ое слагаемое – есть логическое произведение активного логического уровня сигнала синхронизации на ФАЛ, описывающую работу асинхронного триггера.
— 2-ое слагаемое – есть логическое произведение пассивного логического уровня сигнала синхронизации на предыдущее состояние триггрера.
   Аналогичную структуру имеют ФАЛ для всех синхронных триггеров. По формуле (см.выше) можно составить структурные схемы с прямыми и инверсными входами:


Синхронные RS триггеры могут быть дополнены асинхронными установочными входами, сигналы которые подаются непосредственно на элемент памяти, обладают более высокими приоритетом, чем на синхронных входах сигналы.

при с=0  асинхронный RS- триггер
при с=1 синхронный RS — триггер

Вернутся к содержанию…

Используются технологии uCoz

Асинхронный RS-триггер

Информатика Асинхронный RS-триггер

просмотров — 156

ТРИГГЕРЫ

Триггером принято называть устройство, имеющее два устойчивых состояния. При отсутствии внешних воздействий триггер может сколь угодно находиться в одном из устойчивых состояний. Вход­ной сигнал может перевести триггер из одного устойчивого состоя­ния в другое. Триггеры могут выполнять функции релœе, переключа­телœей, элементов памяти. Обычно триггеры имеют один или несколько управляющих входов и два выхода: основной ( Q ) и инверсный ().

Триггеры бывают асинхронными и синхронными (тактируемыми). В асинхронном триггере информация на выходе изменяется од­новременно с изменением входной информации. В синхронных — только в моменты действия тактового (синхронизирующего) импульса. При отсутствии тактового импульса состояние триггера остается неиз­менным несмотря на изменение информации на входе.

Триггеры выполняются на отдельных стандартных (базовых) интегральных логических элементах одной и той же серии. По этому принципу обычно строят RS -триггеры и простые D — триггеры. Более сложные JК- триггеры, Т-триггеры изготовляют в виде от­дельной МС, включающей в себя от одного до четырех отдельных триггеров.

Закон функционирования RS -триггера поясняется таблицей истинности (табл.2). S и R — информационные сигналы на входах триггера. Сокращения даны от слов S ( set — установка) и R(reset — сброс). Q

n — выходной логический сигнал до поступ­ления входных сигналов, Qn+1— то же после воздействия входных сигналов.

Таблица 2

Таблица истинности R-S триггера

S R Qn+1
Qn
Неопределённость

При подаче сигнала 1 на вход S(set — установка «вклю­чить») триггер переходит в состояние Q

n+1 = 1. При поступлении 1 на вход R (reset — сброс, «отключить») устанавливается Qn+1 = 0. Следовательно, триггер является аналогом релœе. Наряду с этим он служит элементом памяти, ᴛ.ᴇ. сохраняет информацию о послед­ней из поступивших команд и при отсутствии новых команд на вхо­дах. При S=R=0 состояние триггера не меняется. Совпадение команд S = R= 1 («включить» — «отключить») недопустимо. При таком сочетании входных сигналов состояние выхода неопределœенно и это сочетание не используется.

На рис.6 приведено обозначение Р-триггера, а на рис.7 временные диаграммы, иллюстрирующие его работу. На рис.8 показа­на реализация RS -триггера на логических элементах И-НЕ. Осо­бенностью триггера являются обратные связи, позволяющие учиты­вать предыдущее состояние.

RS -триггер может иметь инверсные входы и S. Такой триггер запускается переходом информационного сигнала от 1 к 0 (низкий активный уровень).

В ряде серий ЦИМС имеются готовые схемы RS триггеров.

2.2. Синхронный JК – триггер

В отличие от асинхронного триггера, который переключается мгновенно при изменении входного сигнала, синхронный триггер воспринимает информацию только при положительном (от 0 к 1) пе­реходе импульсов на тактовом входе и переходит в новое устойчи­вое состояние в момент среза тактового импульса (триггер является двухступенчатым). Такая особенность позволяет синхронизировать во времени изменение состояния многих ячеек одного устройства тем самым исключая его непредусмотренные состояния. Назначение входов К и J аналогичны R и S (сброс и установка). Микросхема К155ТВ1 представляет собой синхронный JК-триггер с дополни­тельными асинхронными установочными инверсными входами R и S . Схема представлена на рис.9, временная диаграмма на рис. 10, а таблица истинности — табл. 3.


Читайте также


  • — Пример размещения спутников GEO на геостационарной (геосинхронной) орбите (Inmarsat)

        2. Пример размещения трех спутников на геостационарной орбите             1200 1200     1200 3. Пример размещения геостационарных (геосинхронных) спутников Земли на «поясе (орбите) Кларка» Орбитальная скорость 3075,0м/с,… [читать подробенее]


  • — Marsillea hirsuta

    Marsillea hirsuta — очаровательный водный папоротник, обычно с четырехлепестковыми листьями, похожими на листья клевера. После акклиматизационного периода листья могут приобретать различный вид, возможна низкая форма с единственными лепестком, напоминающая большую Glossostigma, или… [читать подробенее]


  • — Marsilea quadrifolia

    Crepidomanes auriculatum Подробное описание: Информации по данному виду весьма немного: листья прозрачные с темно-зелеными прожилками, довольно хрупкие, продолжительное время адаптируется к новым условиям, приводятся сведения о его медленном росте, а также отмечают, что он лучше… [читать подробенее]


  • — Ligands that bind to and activate nuclear receptors include lipophilic substances such as endogenous hormones, vitamins A and D, and xenobiotic endocrine disruptors.

    Определяющая черта факторов транскрипции — наличие в их составе одного или более ДНК-связывающих доменов, которые взаимодействуют с характерными участками ДНК, расположенными в регуляторных областях генов. Другие белки, играющие ключевую роль в регуляции экспрессии.. . [читать подробенее]


  • — Mm. interossei dorsales, тыльныеподошвенныемышцы

    Mm. interossei plantares, межкостныеподошвенныемышцы М. Himbricales, червеобразные мышцы M. quadratus plantae, квадратная мышцаподошвы М. flexor digitoram brevis, короткийсгибательпальцев М. opponens digiti minimi, противопоставляющая мышца М. flexor digiti minimi, короткий сгибательмизинца M. abductor digiti minimi,… [читать подробенее]


  • — Mm. interossei dorsales, тыльныеподошвенныемышцы

    Mm. interossei plantares, межкостныеподошвенныемышцы М. Himbricales, червеобразные мышцы M. quadratus plantae, квадратная мышцаподошвы М. flexor digitoram brevis, короткийсгибательпальцев М. opponens digiti minimi, противопоставляющая мышца М. flexor digiti minimi, короткий сгибательмизинца M. abductor digiti minimi,… [читать подробенее]


  • — Mm. interossei dorsales, тыльныеподошвенныемышцы

    Mm. interossei plantares, межкостныеподошвенныемышцы М. Himbricales, червеобразные мышцы M. quadratus plantae, квадратная мышцаподошвы М. flexor digitoram brevis, короткийсгибательпальцев М. opponens digiti minimi, противопоставляющая мышца М. flexor digiti minimi, короткий сгибательмизинца M. abductor digiti minimi,… [читать подробенее]


  • — Dinosaurs

    Grizzly Bear Text 2 Retell one of the texts. Read the texts using your dictionary. Find key sentences in each paragraph and give paragraphs appropriate titles. Pair work. Ask and answer 6 questions to Text 1. A   B   C   D   E   F   “When the grizzly is gone, we shall have lost the most sublime specimen of wildlife that exalts the western wilderness.”… [читать подробенее]


  • — Complete the sentences with the verb in the correct form, use Present Simple Tense, First and Second Conditionals.

    Exercises Смешанный тип Встречаются также предложения смешанного типа, в которых главное и зависимое предложения относятся к разным типам. 54) If he played football all evening (type 2), he will go to bed early (type 1). (He played football all evening, so he will go to bed early.) 55) If I were you (type 2), I wouldn’t have missed the previous lecture (type 3). 56)… [читать подробенее]


  • — Симпатична частина (parssympathica) вегетативної нервової системи

    Центральний відділ представленений ядрами, які розташовані в бічних ро­гах VIIIшийного, усіх грудних і II—IIIверхніх поперекових сегментів спинного мозку. Периферійний відділ представлений: прегангліонарними волокнами — це аксони, нейрони яких знаходяться в бічних… [читать подробенее]


  • Исследование асинхронного RS-триггера с инверсным управлением

    Лабораторная работа № 4

    «Исследование асинхронного RS-триггера с инверсным управлением»

    Выполнил: студент группы АСОиУб-15-1, Тарасова Анна

    Проверил: ст. преподаватель Сидорова А.Э.

    Вариант 9

    В работе рассматривается RS-триггер с инверсным управлением, построенный на логических элементах И-НЕ (74ALS00N).

    Таблица истинности триггера

    [pic 1]

    [pic 2]

    [pic 3]

    [pic 4]

    0

    0

    0

    0

    0

    1

    1

    0

    0

    0

    1

    0

    1

    0

    0

    1

    0

    1

    0

    1

    1

    1

    1

    1

    0

    [pic 5]

    1

    1

    1

    [pic 6]

    Общая схема асинхронного RS-триггера с инверсным управлением, построенная в Multisim.

    Примечание: для всех приведенных опытов исходное состояние ([pic 7][pic 8]) и состояние после запуска триггера ([pic 9][pic 10]) указаны в соответствующей опыту таблице. Для каждого опыта в пункте «А» приведено изображение схемы до запуска (в состоянии [pic 11][pic 12]), в пункте «Б» — после запуска (в состоянии [pic 13][pic 14]).Входы триггера обзначены как Х1 и Х2, выход – Х3. [pic 15]

    [pic 16]

    [pic 17]

    [pic 18]

    [pic 19]

    1

    0

    0

    0

    А)

    [pic 20]

    Б)

    [pic 21]

    [pic 22]

    [pic 23]

    [pic 24]

    [pic 25]

    1

    0

    1

    0

    А) [pic 26]

    Б)

    [pic 27]

    [pic 28]

    [pic 29]

    [pic 30]

    [pic 31]

    0

    1

    0

    1

    А)

    [pic 32]

    Б)

    [pic 33]

    [pic 34]

    [pic 35]

    [pic 36]

    [pic 37]

    0

    1

    1

    1

    А)

    [pic 38]

    Б)

    [pic 39]

    [pic 40]

    [pic 41]

    [pic 42]

    [pic 43]

    1

    1

    0

    0

    А)

    [pic 44]

    Б)

    [pic 45]

    [pic 46]

    [pic 47]

    [pic 48]

    [pic 49]

    1

    1

    1

    1

    А)

    [pic 50]

    Б)

    [pic 51]

    Вывод:

    1. В опытах 1 и 2 видно, что при подаче уровня логической «1» на вход [pic 52][pic 53]  и уровня логического «0» на вход [pic 54][pic 55] при любом значении на прямом выходе триггера, состояние изменяется до уровня логического «0».
    2.  В опытах 3 и 4 видно, что при подаче уровня логического «0» на вход [pic 56][pic 57]  и уровня логической «1» на вход [pic 58][pic 59] при любом значении на прямом выходе триггера, состояние изменяется до уровня логической «1».
    3. В опытах 5 и 6 видно, что при подаче уровня логической «1» на вход [pic 60][pic 61]  и уровня логической «1» на вход [pic 62][pic 63] при любом значении на прямом выходе триггера, состояние остается прежним, то есть триггер работает в режиме хранения.

    Результирующая таблица

    [pic 64]

    [pic 65]

    [pic 66]

    [pic 67]

    [pic 68]

    1

    0

    0

    0

    1

    1

    0

    1

    0

    1

    0

    1

    0

    1

    0

    0

    1

    1

    1

    0

    1

    1

    0

    1

    0

    1

    1

    1

    0

    1

    Отсюда можно сделать вывод, что асинхронный RS-триггер с инверсным управлением, построенный на основе логического элемента И-НЕ 74ALS00N в программе Multisim работает согласно таблице истинности.

    JK Flip-Flop — Входы PRESET & CLEAR — Таблица истинности

    JK Flip-Flop — это последовательное устройство с 3 входами (J, K, CLK (тактовый сигнал)) и 2 выходами (Q и Q’). J и K являются управляющими входами. Эти управляющие входы названы «J» и «K» в честь их изобретателя Джека Килби .

    JK Flip-Flop называется универсальным триггером или программируемым триггером, потому что с помощью его входов J и K можно реализовать другие триггеры.

    Входы PRESET и CLEAR JK Flip-Flop

    В JK Flip-Flop есть два очень важных дополнительных входа.

    • Вход PRESET используется для прямой установки «1» на выходе Q на JK Flip-Flop.
    • Вход CLEAR используется для прямой установки «0» на выходе Q на JK Flip-Flop.

    Входы PRESET и CLEAR JK Flip-Flop являются асинхронными, что означает, что они немедленно воздействуют на выходы Q и Q’ независимо от состояния часов и/или входов J и K. .

    Важно НЕ активировать одновременно входы CLEAR и PRESET.

    Триггер может иметь или не иметь небольшой пузырь на входах PRESET или CLEAR, который указывает, что они активны низким уровнем. Полная схема триггера JK показана на диаграмме выше.

    Таблица истинности триггера JK

    Из предыдущей таблицы видно, что входы CLEAR (CLR) и PRESET активны на низком логическом уровне и подаются на выход Q триггера, т.е. высокий логический уровень вне зависимости от состояния часов и/или состояния входов J и K.(см. входы J, K и часы с «X»).

    Для того, чтобы входы J и K и часы работали, входы CLEAR и PRESET должны быть на «высоком» логическом уровне (не активны), тогда:

    • Если входы: J = 0 и K = 0, есть состояние памяти или хранения (оно сохраняет вывод, который был до изменения записей). (Память без изменений)
    • Если входы: J = 0 и K = 1, Q устанавливается на «0», а Q’ на «1» (Сброс)
    • Если входы: J = 1 и K = 0 , Q устанавливается на «1», а Q’ на «0».(Набор)
    • Если входы: J = 1 и K = 1, то выходы Q и Q’ триггера изменяются с логического уровня на противоположный («0» на «1» или «1» на « 0″). (Переключение)

    Вышеупомянутое действует только тогда, когда тактовый импульс находится на заднем или заднем фронте (см. стрелку в столбце «Часы»)

    Примечания:

    • переключение = изменение состояния. Если он был на «1», он переходит на «0» и наоборот
    • FF = Flip-Flop = Flip Flop

    Счетчики | CircuitVerse

    Оглавление

    1. Цифровые последовательные цепи
    2. Асинхронные или импульсные счетчики
      1. Логическая схема
      2. Типы
      3. Операция
      4. Таблица истинности
    3. Синхронные счетчики
      1. 2-битный синхронный прямой счетчик
      2. Типы
      3. Логическая схема
      4. Операция

    Цифровые последовательные схемы

    Счетчик представляет собой последовательную схему.Цифровая схема, которая используется для подсчета импульсов, называется счетчиком. Счетчик — самое широкое применение триггеров. Это группа триггеров с поданным тактовым сигналом.

    Асинхронные или импульсные счетчики

    Логическая схема 2-разрядного счетчика пульсаций показана на рисунке. Переключатель (T) триггер используется. Но вы можете использовать JK-триггер также с J и K, постоянно подключенными к логической 1. Внешний тактовый сигнал подается на тактовый вход триггера A, а выход QA подается на тактовый вход следующего триггера i.е. ФФ-Б.

    Логическая схема

    Типы

    Он известен как счетчик пульсаций из-за того, как тактовый импульс проходит через триггеры. Триггер, применяемый с внешним тактовым импульсом, действует как LSB (младший значащий бит) в последовательности счета. Триггер переключает выход либо для каждого положительного фронта тактового сигнала, либо для отрицательного фронта тактового сигнала.

    • 2-битный счетчик пульсаций: Содержит два триггера. 2-битный счетчик пульсаций может учитывать до 4 состояний.Считает от 0 до 3.
    • 2-битный счетчик пульсаций: Содержит два триггера. 2-битный счетчик пульсаций может учитывать до 4 состояний. Он известен как обратный счетчик, так как ведет обратный отсчет от 3 до 0.
    • 3-битный счетчик пульсаций: Содержит три триггера. Трехбитный счетчик пульсаций может учитывать до 8 состояний. Считает от 0 до 7.

    • 3-битный счетчик пульсаций: Содержит три триггера.3-битный счетчик пульсаций может считать до 8 состояний. Он ведет обратный отсчет от 7 до 0.

    • Десятичный или двоично-десятичный счетчик: Двоично-десятичный (двоично-десятичный) — это последовательный цифровой счетчик, который считает десять разрядов. Он считает от 0 до 9. Когда тактовый импульс достигает 10, порты QB и QD становятся высокими, и, таким образом, выход логического элемента И-НЕ становится низким, что приводит к сбросу всех триггеров.

    Операция

    Состояние Операция
    Первоначально пусть оба FF находятся в состоянии сброса QBQA = 00 изначально.
    После 1-го отрицательного фронта тактового сигнала Как только будет подан первый отрицательный фронт тактового сигнала, FF-A переключится, и QA будет равен 1. QA подключен к тактовому входу FF-B. Поскольку QA изменился с 0 на 1, FF-B рассматривает его как положительный фронт тактового сигнала. В QB нет изменений, потому что FF-B является отрицательным фронтом, запускаемым FF.QBQA = 01 после первого тактового импульса.
    После 2-го отрицательного фронта тактового сигнала При поступлении второго отрицательного фронта тактового сигнала FF-A снова переключается и QA = 0.Изменение QA действует как отрицательный фронт тактового сигнала для FF-B. Так что он тоже будет переключаться, и QB будет 1.QBQA = 10 после второго тактового импульса.
    После 3-го отрицательного фронта тактового сигнала При поступлении 3-го отрицательного фронта тактового сигнала FF-A снова переключается, а QA становится 1 из 0. Поскольку это положительное изменение, FF-B не реагирует на него и остается неактивным. Таким образом, QB не меняется и продолжает оставаться равным 1.QBQA = 11 после третьего тактового импульса.
    После 4-го отрицательного фронта тактового сигнала При поступлении 4-го отрицательного фронта тактового сигнала FF-A снова переключается, и QA становится 1 из 0.Это отрицательное изменение QA действует как тактовый импульс для FF-B. Следовательно, он переключается на изменение QB с 1 на 0.QBQA = 00 после четвертого тактового импульса.

    Таблица истинности

    Синхронные счетчики

    Если «тактовые» импульсы подаются на все триггеры счетчика одновременно, то такой счетчик называется синхронным счетчиком.

    2-битный синхронный счетчик вверх

    Входы JA и KA FF-A связаны с логической 1. Таким образом, FF-A будет работать как триггер-переключатель.Входы JB и KB подключены к QA.

    Типы

    • 4-битный синхронный прямой счетчик: В прямом счетчике 4-битная двоичная последовательность начинается с 0000 и увеличивается до 1111, т. е. от 0 до 15.
    • 4-битный синхронный счетчик вниз: Счетчик вниз считает числа в порядке убывания, т. е. от 15 до 0.
    • 4-битный синхронный прямой/обратный счетчик: Этот счетчик имеет два режима счета: i.е. счет вверх и вниз. Имеется переключатель режимов, который переключает между двумя режимами счетчика. Когда режим M = 0, он считает вверх, а когда режим M = 1, то он считает вниз.
    • 4-битный синхронный декадный счетчик: Декадный счетчик в двоично-десятичном коде показывает усеченную двоичную последовательность и идет от 0000 до 1001 государство. Вместо перехода из состояния 1001 в состояние 1010 он возвращается в состояние 0000.
    • Счетчик звонков: Счетчик звонков — это применение сдвигового регистра, в котором выход последнего триггера соединен со входом первого триггера. В кольцевом счетчике, если выход любого триггера равен 1, то выход остальных триггеров равен 0. Кольцевые счетчики передают один и тот же выход по всей схеме.
    • Счетчик Джонсона или счетчик скрученных колец: Счетчик Джонсона является модификацией кольцевого счетчика. При этом инвертированный выход триггера последней ступени подключен к входу первого триггера. Если мы используем n триггеров для разработки счетчика Джонсона, он известен как 2n-битный счетчик Джонсона или Mod 2n-счетчик Джонсона.

    Логическая схема

    Операция

    Состояние Операция
    Первоначально пусть оба FF находятся в состоянии сброса QBQA = 00 изначально.
    После 1-го отрицательного фронта тактового сигнала Как только будет применен первый отрицательный фронт тактового сигнала, FF-A переключится, а QA изменится с 0 на 1. Но в момент применения отрицательного фронта тактового сигнала QA , JB = KB = 0.Следовательно, FF-B не изменит своего состояния. Таким образом, QB останется 0.QBQA = 01 после первого тактового импульса.
    После 2-го отрицательного фронта тактового сигнала При поступлении второго отрицательного фронта тактового сигнала FF-A снова переключается, а QA изменяется с 1 на 0. Но в этот момент QA был равен 1. Таким образом, JB = KB = 1, и FF-B будет переключаться. Следовательно, QB изменяется от 0 до 1.QBQA = 10 после второго тактового импульса.
    После 3-го отрицательного фронта тактового сигнала При подаче третьего спадающего фронта тактового сигнала FF-A переключается с 0 на 1, но состояние FF-B не изменяется.QBQA = 11 после третьего тактового импульса.
    После 4-го отрицательного фронта тактового сигнала При подаче следующего тактового импульса QA изменится с 1 на 0, поскольку QB также изменится с 1 на 0. QBQA = 00 после четвертого тактового импульса.
    Включите JavaScript, чтобы просматривать комментарии с помощью Disqus.

    Copyright © 2022 Contributors to CircuitVerse. Распространяется по лицензии [CC-by-sa].

    SR Шлепанцы | Диаграмма | Таблица правды | Таблица возбуждения

    Flip Flops-

    Прежде чем читать эту статью, убедитесь, что вы прочитали предыдущую статью о Flip Flops .

     

    Мы обсуждали-

    • Флип-флоп — это элемент памяти, способный хранить один бит информации.
    • Он также называется как бистабильный мультивибратор , так как он имеет два стабильных состояния либо 0 или 1.

    Есть следующие 4 основных типа флип-флопса-

    1. SR Flop
    2. JK Flip Flop
    3. D Flip Flop
    4. T Flip Flop

     

    В этой статье мы обсудим SR Flip Flop.

     

    SR Flip Flop-

     

    • SR Flip Flop — самый простой тип шлепанцев.
    • Расшифровывается как Set Reset flip flop.
    • Это флип-флоп с тактовой частотой.

    7

    Строительство SR FLIP PLOP-

    Есть следующие два метода для построения SR Flop-

    1. , используя ни защелки
    2. с помощью NAND Latch

     

    1.Построение SR-триггера с использованием NOR-защелки-

     

    Этот метод построения SR-триггера использует-

     

    Логическая схема-

     

    Показано ниже-

    2. Строительство SR FLIP PLIP с использованием NAND Latch-

    Этот метод построения SR FLIP FLOP NARICE-

    • NAND Latch
    • Две Nand Gates

    Схема логики-

    . Флип-флоп показан ниже:

     

     

    Таблица истинности —

    Таблица правды для SR Flip Plop так, как показано ниже-

    Выходы
    S R Q N

    (настоящее состояние)

    Q N + 1

    (следующее состояние)

    0 0 0 0
    0 0 1 1
    0 1 0 0
    0 1 1 0
    1 0 0 1
    1 0 1 1
    1 1 0 Индекс rminate
    1 1 1 1 1

    Правда таблицы

    Вышеуказанные таблицы правды могут быть уменьшены AS-

    R Q N

    (настоящее состояние)

    45 Q N + 1

    (следующее государство )

    входные данные Выходы Заметки
    S R состояний и условия
    0 0 0 x Q N Условие состояния S = R = 0
    0 1 x 0 Состояние сброса S = 0 , R = 1
    1 0 X 1 Установить состояние состояния S = 1, R = 0
    1 1 1 1 1 1 84

    Характерное уравнение —

    нарисовать карту АК N + Q ‘ N ) + Q N (S’R’ + SR ‘)

    Таблица возбуждения

    Таблица возбуждения любого флип-флопа, используя свою правду стол.

     

    Что такое таблица возбуждения?

    Для заданной комбинации текущего состояния Q n и следующего состояния Q n+1 таблица возбуждения указывает требуемые входные данные.

    В л В п + 1 S R
    0 0 0 Х
    0 1 1 0
    1 0 0 1
    1 1 Х 0

    Возбуждение Таблица

    Чтобы получить лучшее понимание о SR Flop Flop,

    смотреть это видео лекция

    Следующая статья — JK FLIP FLOP

    Получить больше заметки и другой учебный материал Цифровой дизайн .

    Смотрите видеолекции, посетив наш канал YouTube LearnVidFun .

    Краткое описание

    Название изделия

    SR Flip Flop | Диаграмма | Таблица правды | Таблица возбуждения

    Описание

    Триггер SR — самый простой тип триггеров. Обсуждаются конструкция триггера SR, логическая схема, логический символ, таблица истинности, характеристическое уравнение и таблица возбуждения.

    Автор

    Акшай Сингхал

    Имя издателя

    Гейт Видьялай

    Логотип издателя

    Последовательная логика





    Последовательные логические схемы — это схемы, выходы которых зависят не только от текущие входы, но и в порядке изменения входов.Это означает что выход зависит как от прошлых, так и от настоящих входных данных, поэтому эти схемы имеют «память» и являются очень важным строительным блоком для многих сложных системы, такие как счетчики, таймеры и компьютеры.

    Триггер представляет собой схему бистабильного типа. Интегральная схема (ИС) шлепанцы, как правило, имеют сложную конструкцию, которую было бы неэкономично использовать. производство с дискретными компонентами. Самый простой триггер R-S тип.

    Простой триггер R-S изменяет состояние, когда любой из входов становится, или установлен на ноль.Для большинства цифровых схем требуются триггеры, которые изменяют состояние только тогда, когда к этому принуждают с помощью импульса, называемого тактовым импульсом, поступает на отдельный вход. В наборе таких тактовых триггеров все триггеры в схеме могут изменять состояние одновременно.

    Синхронизация имеет то преимущество, что до тех пор, пока входы могут быть гарантированы стабильный к моменту прихода тактового импульса порядок изменения входов in, или изменения состояния на входах в любой другой момент времени не влияют на выходе.Между тактовыми импульсами выход остается таким, каким он был, когда устанавливается последним тактовым импульсом.

    Триггер D-типа, запускаемый фронтом, имеет входы данных (D), часы (CLK), предустановить () PRE и очистить () PRE ; с выходами Q (основной выход) и Q# или Q, инверсия выхода Q. Этот триггер срабатывает на ведущем фронт тактового импульса. Логическое значение на входе D (данные) тогда передается на выход Q, тем самым задерживая данные на период один часовой пульс.Таблица истинности проиллюстрирована в таблице 1.

    ===

    Таблица 1 Таблица истинности D-триггера

    ===

    Ссылка на таблицу истинности показывает действие предустановки и очистки входы для установки начальных выходных состояний устройства. Когда ()ПР = 0, Q устанавливается в 1, а когда CLR = 0, Q устанавливается в 0. Состояния как CLK, так и D не имеют значения (X) в данный момент времени, потому что () PRE и CLR переопределяют их. Только когда PRE CLR __1 тактовый импульс будет передавать данные, и даже тогда, когда тактовый импульс достигает высокого значения.

    Состояние, в котором PRE CLR __ 0 представляет нестабильное состояние в D-типе триггер, и это запрещено.

    Защелка D-типа (РИС. 1), иногда называемая прозрачной защелкой, очень похож на триггер D-типа, за исключением того, что он ровный, а не крайний срабатывает; то есть выходы следуют за входами, пока контакт CLK высоким и удерживаются или фиксируются в последнем состоянии после того, как тактовый штырь низкий. При фиксации выходное значение на клемме Q остается прежним. независимо от входа D, пока не будет подан тактовый импульс.Защелка является очень ценным компонентом цифровых схем, поскольку она выполняет форма действия памяти. Выходные порты микроконтроллеров, например, используйте защелку для хранения выходных данных до тех пор, пока их не потребуется изменить программа.


    РИС. 1 Схема и условное обозначение D-образной защелки

    Триггер JK, который также содержит логику управления, чтобы избежать выхода задача R-S-триггера при R = 0, S = 0 также имеет больший диапазон выходных регуляторов, как показано в Таблице 2.Этот тип триггера имеет три сигнальных входа, помеченные S (установка) и R (сброс) (или иногда предустановленные и четкие), которые работают независимо от тактовых импульсов, и обычные два выхода Q и Q# (при этом Q# всегда является инверсией Q для любой комбинации входов). Входы J и K являются программными входами, которые определяют, что произойдет при подаче тактового импульса.

    Если комплементарные выходы устройства J-K изменяют состояние до окончания тактового импульса, то из-за внутренней обратной связи входы также изменится.Это может привести к тому, что устройство будет колебаться до конца. импульса и оставить выход в неопределенном состоянии.

    ===

    Таблица 2 Таблица состояний JK-триггера J K Q0 Q Примечание

    ===

    Чтобы избежать этого состояния гонки, длительность тактового импульса должна быть небольшой. по сравнению с задержкой распространения. Для работы на высокой скорости это избежать с помощью устройства ведущий-ведомый, как показано на фиг. 2, где Логические элементы И-НЕ действуют как переключатели.Таблица состояний такая же, как и для простое устройство JK.


    РИС. 2 JK-триггер Master-Slave и символ

    Данные передаются в два этапа по обоим фронтам тактового импульса. На положительный фронт, входные вентили включены и позволяют данным быть загружается в мастер-триггер. В это время выходные логические элементы разомкнутая цепь.

    На отрицательном фронте импульса состояние переключателя реверсивное, ведущий изолирован со входа, и данные передаются на подчиненный этап, чтобы обеспечить выход.В большинстве приложений предпочтение отдается схеме ведущий-ведомый.

    Действие двоичного счета происходит, когда оба входа J и K используются для логическая 1 [+5 В в случае схем транзисторно-транзисторной логики (TTL)]. Два тактовых импульса, поступающие на тактовый терминал, вызывают один импульс на выходе Q, а импульс обратной полярности будет одновременно достичь выхода Q#.

    • Входы тактовых импульсов в цифровые схемы должны иметь короткие нарастание и спад. раз, и входы в вентили никогда не должны быть медленно меняющимися формами волны.Причина этого в том, что коэффициент усиления этих цепей, рассматриваемых как усилители, очень велико, так что медленно меняющаяся форма волны на входах может мгновенно смещать схему в линейном режиме, что позволяет ей усиливать шумовые сигналы присутствующих в цепи, которые проявляются в виде вспышек импульсов или колебаний. Осцилляция может вызвать многократный отсчет и неустойчивую работу.

    • В логических схемах, предназначенных для работы с медленно меняющимися входными сигналами, используется схема Шмитта. триггерный входной каскад, который использует гистерезис для усиления действия переключения и уменьшить вероятность колебаний.

    [[ Эксперимент 1

    Подключите цепь, показанную на РИС. 3 с использованием микросхемы 74HC74 на макетной плате. 74HC74 содержит два D-триггера. Примените тактовые импульсы либо от генератора медленных импульсов или от выключателя с подавлением дребезга (см. раздел 15), и наблюдайте за световыми индикаторами (светодиодами) выходного сигнала. Теперь подключите разъем часов (контакт 11 второго триггера в упаковке) к выход Q (вывод 5 первого триггера) и повторно применить медленные часы импульсы.Следите за индикаторами. Помните, что ни один входной контакт никогда не может быть оставил неподключенным.


    РИС. 3 Схема для практического применения: (а) соединения и (б) разводка контактов 74HC74 СК ]]


    РИС. 4 Пульсирующий или асинхронный счетчик: (а) схема и (б) счетчик осциллограммы

    Фундаментальной особенностью всех синхронизируемых бистабильных устройств является то, что они могут используется для деления входного количества тактовых импульсов на два. Таким образом, для каждого два входа тактовых импульсов, выход Q меняется один раз.Это понятие образует на основе электронных двоичных счетчиков, пример которых показан на фиг. 4.

    Подсчитываемая последовательность импульсов является входом для FF1, выход Q которого теперь обеспечивает часы для следующего этапа, и так далее. Это асинхронный прилавок. Таким образом, вход счетчика на первую ступень колеблется по цепи. от одного триггера к другому, поэтому счетчик этого типа часто называемый счетчиком пульсаций или сквозным счетчиком. Обратите внимание, что вывод count следует читать справа налево, потому что старший бит (MSB) по соглашению показан справа на чертеже.Цепочка из n триггеров, соединенных таким образом, будут давать счетчик, который делит количество входных импульсов не более чем на 2n.

    Формы сигналов счетчика пульсаций показаны на фиг. 4(б). Поскольку Q выход подается обратно на вход D, выход Q переключается или изменяется на нарастающий фронт каждого тактового цикла.


    РИС. 4 Пульсирующий или асинхронный счетчик: (а) схема и (б) счетчик формы волны.


    РИС. 5 (а) синхронный 4-битный двоичный счетчик и (б) синхронный разделить на 5 счетчик.

    Счетчики пульсаций не подходят для таких приложений, как таймеры, где их выходное значение необходимо декодировать, потому что задержки, вызванные пульсацией проход по счетчику означает, что вывод параллельного декодирования может имеют ложноположительные состояния. Хотя они часто очень недолговечны, порядка десятков наносекунд, результатом может быть ошибочное срабатывание логика декодирования. По этой причине всегда используются синхронные счетчики. где требуется расшифровка счета.Счетчики пульсации полезны для частотное разделение, как при масштабировании часов и подобных приложениях.

    Если изменить конструкцию счетчика так, чтобы все триггеры тактируется одновременно (синхронно), задержка распространения уменьшается к одному триггеру, тем самым устраняя опасность гонки и делая можно успешно декодировать счет. Для счетчиков TTL максимальное частота счета составляет около 50 МГц по сравнению с примерно 25 МГц для 4000 Счетчик КМОП.Высокоскоростные КМОП-счетчики 74HC могут работать на гораздо более высоких скоростях. скорости.

    Синхронные счетчики могут быть построены с использованием JK-триггеров и вентилей, и типичная схема для синхронного 4-разрядного счетчика показана на фиг. 5(а). JK-триггер изменяет состояние (переключается) только тогда, когда J=K=1 в время тактового импульса. Действие переключения в этой схеме контролируется через выходы Q и вентили И. Прежде чем любая бистабильная таблица сможет переключаться, все более ранние бистабильные Q должны быть в логической 1.Поскольку входы J и K Триггер младшего значащего бита (LSB) подключен к логической 1, он переключается на каждый тактовый импульс.

    Второй переключается только тогда, когда выход Q первого высокий, третий в то время как первый и второй триггеры имеют высокие выходы Q, и поэтому на.

    Вам может понадобиться разделить на число N, которое не является степенью двойки; Например, разделить на 5 для части денарного счетчика (фиг. 5b). Счетчик, который выполняет деление на N, называется счетчиком по модулю N.Есть несколько способы конструирования такого счетчика. Метод конечного автомата определяет действительные подсчеты или состояния, а затем логика предназначена для достижения правильного переход от каждого состояния к следующему. ИНЖИР. 5(b) показывает разрыв по схеме 5, выполненной таким образом. Еще один метод проектирования, который может быть для таких счетчиков используется прерванный счет, что означает, что счетчик содержит достаточно флип-флипов для более длительного счета, но прерывается после отсчета N и обнулить.Это требует логики декодирования для значение N. Другой метод — счетчик двойного модуля. это счетчик часть времени делится на N, а в остальное время на M. Это позволяет усреднить дробный счет и часто используется в частоте PLL. синтезаторы.

    Для создания счетчика с прерывистым счетом требуется n триггеров, например что n — наименьшее число, для которого 2n > N. Схема декодера обнаруживает когда счет N был достигнут, так что схема может быть сброшена на нуль.4 = 16, ближайшее число больше 10. Денар 10 равен 1010 в двоичном формате, поэтому обратная связь должна обнаруживать этот шаблон для сброса счетчика на ноль.

    Счетчики на интегральных схемах

    Счет от нуля до девяти с последующим сбросом, однако он достигается, лежит в основе двоично-десятичных счетчиков, в которых каждая единица счетчика (набор из четырех flip-flops) используется для одного столбца десятичного числа. Подсчет BCD позволяет для отображения числа счета, которое должно быть просто декодировано в денарах, а не чем в двоичном формате, поэтому двоично-десятичные счетчики предпочтительнее для любого приложения, в котором количество должно отображаться, а не просто использоваться.

    Счетчики

    BCD доступны в форме ИС в серии 74, а самые простые единицей является 7490. Это один из очень немногих счетчиков ИС, который классифицируется как асинхронный и предназначен в основном для использования с дисплеями. Дизайн представляет собой разделенный счетчик с одной шкалой из двух (один триггер) и одной шкалой из пяти, который использует три триггера, соединенных как синхронный счетчик. Для декадного счета выход единицы подключается к тактовому входу. другого, чтобы общее действие было асинхронным.Из-за асинхронное действие, выходы Q не будут изменяться одновременно, и это может привести к скачкам на выходе. Они не важны, если выход используется для управления дисплеем, так как дисплей не сохраняет пиковый выход, но это делает счетчик этого типа непригодным, если выходы соединены с защелками.

    Распиновка для 7490 показана на РИС. 6(а). Контакты с маркировкой MR1 и MR2 — входы сброса; которые должны быть переведены в логическую 1 для сброса счетчик, так как они являются входами для логического элемента И-НЕ.Входы MS1 и MS2 аналогичным образом используются для установки наиболее значимых и наименее значимых триггеров на 1 (устанавливая счет на 1001, 9 денариев). В таблице 3 показано, как MR и входы MS управляют действием.


    РИС. 6 (a) Распиновка для 7490 и (b) распиновка для 74HC160. Таблица 3 Используйте таблицу для микросхемы счетчика пульсаций типа 7490.

    Счетчик тактируется по заднему фронту тактового импульса. Максимум задержка пульсаций, от входа тактового импульса до выхода Q3, находится в порядке 100 нс для стандартного TTL, но около 50 нс для LS-версии чип.

    Для декадного счета с синхронными счетчиками мы обычно используем интегрированного блока типа 74HC160, распиновка которого показана на рис. ИНЖИР. 6(б). Это не так просто, как 7490, рассмотренный ранее. Начнем с того, что это полностью синхронный счетчик, и его внутренний триггеры срабатывают по переднему фронту тактового сигнала, а выходы также меняется в это время. Счетчик полностью предустановлен, т.е. что номер подсчета может быть задан на любом этапе, так что подсчет с, например, при необходимости можно выполнить от 3 до 9, а не от 0 до 9.Доступен только обратный счет, а счетчик позволяет дополнительно удерживать состояние до состояния предварительной настройки, что делает его полностью программируемым.

    Вход MR является входом сброса, который активен при низком уровне. Использование Сеть RC для задержки роста входа MR при включении питания может сбросить счетчик до начала подсчета. Это часто необходимо, потому что в любом устройство, состоящее из набора триггеров, приложение мощности будет привести к тому, что некоторые триггеры будут установлены на выход 1, а другие сброшены на 0 выход.Поэтому в некоторых приложениях счетчик нельзя использовать немедленно. сила была применена; он должен быть сброшен до того, как появятся какие-либо счетные импульсы. применяемый. Действие сброса, как обычно, полностью асинхронно, и это отражается в таблице знаком X, что означает 1 или 0 (безразлично состояние). Вывод CP принимает вход тактового импульса, а стрелки в таблице напоминают, что изменения происходят на ведущем (от 0 до 1) переходе тактового импульса, который должен иметь короткое время нарастания.

    Входы CEP и CET обычно имеют высокий уровень для подсчета, но или оба на уровень 0 приведет к тому, что выход счетчика сохранит свое существующее состояние.

    Это действие нельзя использовать при низком уровне входного тактового импульса, только после переднего фронта тактового импульса, когда тактовый вход установился до высокого состояния. Контакт PE используется для параллельной загрузки триггеров, позволяет предварительно установить число перед началом или перезапуском подсчета. ИНЖИР.7 показана типичная последовательность сброса, загрузки, счета и удержания (запрет счета). действия.

    Параллельная загрузка включается, когда напряжение на выводе PE принимается равным 0, и в этом состоянии каждый выход Q примет состояние соответствующего ему D Вход.

    РИС. 8 показан пятидекадный счетчик (до счета 99999), который делает использование этих единиц, соединяя их вместе так, чтобы синхронный счет сохраняется. Обратите внимание, что синхронные декадные счетчики могут быть подключены к между собой асинхронно, с выходом счетчика, управляющего часы следующего, но схема, показанная здесь, сохраняет полностью синхронную действие, используя один счетчик для ворот следующих счетчиков.

    Предположим, что мы хотим считать в шкалах, отличных от 8-4-2-1 двоичных или двоично-десятичных. Методы стробирования, используемые для синхронных счетчиков, допускают любое система подсчета, которая будет использоваться, и дизайн государственной машины осуществляется использовать таблицы состояний, чтобы показать, какие записи J и K требуются, и диаграммы, называемые картами Карно, чтобы показать, как этого можно добиться с помощью стробирования.

    Карты Карно позволяют проектировщику графически оценить простейшие представление функции; однако на практике они в основном заменены компьютерными инструментами проектирования.


    РИС. 7 Типичная последовательность операций счетчика 74160, сброс счетчика, предустановка с 7, счет, запрет


    РИС. 8 Пятидесятилетний счетчик на микросхемах 74HC160, нарисованный так, как мог бы быть построенным.

    Двоичный счет может быть достигнут до любого числа путем повторения основного дизайн. Это не обязательно верно для других типов; используя карты Карно, практическое ограничение в четыре этапа является разумным. Как правило, сложный счет системы будут реализованы в микроконтроллере, специфичном для приложения интегральная схема (ASIC) или программируемая пользователем вентильная матрица (FPGA), и Программное обеспечение для проектирования будет использоваться для определения требуемых состояний и их реализация.

    [ ЭКСПЕРИМЕНТ 2: Собрать и проверить по модулю n (где n — любое целое число) счетчики, как синхронные, так и асинхронные. Используйте микросхемы, такие как 74LS74, 74LS112, 74LS193 и 74LS390.]

    Сдвиговые регистры

    Реестр формируется путем соединения нескольких бистабильных систем в аналогичном путь к счетчику. Каждая бистабильная форма формирует ячейку памяти для одного бита информации. Данные могут вводиться в последовательной или параллельной форме и считываться аналогичным образом. образом, в зависимости от способа соединения.Таким образом, имеется четыре основные формы сдвигового регистра:

    • последовательный вход, последовательный выход (SISO)

    • последовательный вход, параллельный выход (SIPO)

    • параллельный вход, параллельный выход (PIPO)

    • параллельный вход, последовательный выход (PISO).

    Некоторые реализации ИС представляют собой сдвиговые регистры только одной формы, в то время как другие более универсальны, с режимом передачи данных, управляемым логикой значения отдельных линий управления. Общий принцип объясняется с помощью ИНЖИР.9, где простой базовый регистр сформирован из триггеров D-типа. (Также можно использовать триггеры RS). Помните, что логическое значение на Вход D передается на выход Q в следующем тактовом импульсе. В этом Например, каждое введенное значение данных проходит через регистр таким образом, похоже на счетчик.


    РИС. 9 Простой 4-битный регистр сдвига

    Функции, выполняемые сдвиговыми регистрами, включают:

    • умножение и деление (SISO)

    • линия задержки (SISO)

    • временное хранилище данных или буфер (PIPO)

    • преобразование данных; последовательный в параллельный и наоборот (SIPO и PISO)

    • сдвиговый регистр последовательный ввод-параллельный вывод.

    РИС. 10 показана упрощенная внутренняя схема 74HC194, универсальная версия 4-битного сдвигового регистра на основе D-триггеров с логикой управления И-ИЛИ. Это обеспечивает синхронные параллельные данные загрузка с последовательным и параллельным выводом и контроль направления смещения.


    РИС. 10 Упрощенная схема 4-битного универсального сдвига 74HC194 регистр

    Функция сдвигового регистра управляется двумя входами выбора режима S0 и S1, которые определяют направление сдвига и синхронную параллель загрузить или заблокировать сдвиговый регистр, когда обе линии имеют низкий уровень.Входы режима управлять мультиплексором 4 к 1 на каждом этапе, состоящим из четырех трехвходовых вентили И и вентиль ИЛИ с четырьмя входами. Это позволяет состояние линий моды S0 и S1, чтобы определить, откуда берется входной бит D триггера. С линией S0, установленной в логическую 1, и линией S1, установленной в логический 0, крайний левый И ворота каждой группы включены. Это переносит правый бит сдвига в каждый этап.

    Установка высокого уровня для S0 и S1 выбирает следующий логический элемент И, который включает параллельный вход, так что при следующем тактовом импульсе параллельный вход синхронно заперт.Точно так же, когда S0 установлен на низкий уровень, а S1 установлен на высокий уровень, третий логический элемент И слева от каждой группы включен, и бит сдвига влево передается на D-триггер. Когда оба S0 и S1 имеют низкий уровень, крайний правый логический элемент И срабатывает. включен, и выход каскада возвращается на его вход, что означает, что тактовые импульсы не вызывают никаких изменений в состоянии регистра.

    [[ ЭКСПЕРИМЕНТ 3: Используя ИС, такие как 74HC194 (РИС. 11), соберите и проверить сдвиговые регистры каждого базового типа.После того, как вы попробовали различные операции, используйте два регистра сдвига для передачи параллельных данных через последовательный связь.

    Сколько соединений нужно между двумя сдвиговыми регистрами?


    РИС. 11 Вывод 4-битного универсального сдвигового регистра 74HC194 ]]


    РИС. 12 Прямокольцевая схема счетчика с использованием регистра SIPO. То регистр должен быть установлен с одним битом 1, так как он не может считаться, если все выходы равны нулю.

    Кольцевые счетчики

    Сдвиговый регистр сдвигает биты на одну позицию в каждом такте, поэтому, если правый регистр сдвига загружается 1000 и тактируется в три раза больше, чем результат будет 0001.Это предполагает, что он загружает нули в LSB из осталось. Это можно рассматривать как подсчет в степени 2; то есть загрузился с 20 и после первых часов вывод был 2 1 , затем 2 2 и, наконец, 23 после трех часов. Если выход последней ступени подается обратно на ввод первого, как показано на фиг. 12, он будет циклически проходить через эти степени двойки непрерывно.

    РИС. 12 показан набор из четырех триггеров, соединенных в обычном Q к Режим регистра сдвига J, Q-K со схемой сброса, которая сбрасывает все но триггер LSB, устанавливающий логическую 1 в LSB.После сброса, каждый тактовый импульс будет затем перемещать эту 1 на одну позицию вправо и Итак, снова вернемся к первому триггеру. Такой счетчик может быть очень полезен для секвенирования, потому что другой метод использования обычного бинарного логика счетчика и декодирования требует реализации гораздо большего количества вентилей.

    Кольцевые счетчики могут быть настроены для подсчета произвольных целых чисел часов. импульсы. Просто установив количество ступеней, семиступенчатое кольцо может использоваться для деления тактового сигнала на 7, давая на выходе один высокий импульс один раз на каждые семь тактовых импульсов.Таких счетчиков тоже может быть очень много быстрее, чем обычные синхронные счетчики.

    Недостатком кольцевого счетчика деления является то, что выходной импульс обычно это не что иное, как 50% рабочий цикл. Один из способов обойти эту проблему, который также вдвое уменьшает количество требуемых триггеров, заключается в использовании переключателя кольцевой счетчик. Как следует из названия, это просто счетчик звонков с инверсия в обратной связи (фиг. 13).


    РИС. 13 Кольцевой счетчик с выключателем

    Кольцевой счетчик с переключаемым хвостом, также называемый счетчиком Джонсона или скрученным кольцевой счетчик имеет еще одно преимущество, заключающееся в том, что схема сброса проще: достаточно сбросить все триггеры.ИНЖИР. 13 показан четырехступенчатый счетчик, следовательно, это счетчик mod-8, вывод которого проходит через один цикл для каждых восьми входных тактов.

    Счетчик Джонсона равен 2 x n, где n — количество стадий, а не 2n, которого можно достичь с помощью истинного двоичного кода (8-4-2-1 или Grey)

    счетчика. Таким образом, четырехэтапный счетчик Джонсона дает шкалу девять, а не шкала 16, которую может обеспечить настоящий двоичный счетчик. Числа Джонсона всегда состоят из блока единиц и блока нулей с без чередования цифр.

    Кольцевые счетчики показанного до сих пор типа имеют тот недостаток, что если для по какой-то причине, будь то сбой питания или другой временный эффект, они достигают число не в их заданной последовательности, они будут считать с новым pat tern, не возвращаясь к намеченной последовательности, до сброса. Избегать эта блокировка сигнал обратной связи можно взять с двух последних ступеней с помощью вентиля И. Это приводит к удалению шаблонов, таких как 101 из последовательности, пока исходная последовательность не будет восстановлена.Граф Джонсона для четырехкаскадного счетчика показано в таблице 4 для сдвигового регистра соединения, показанные на фиг. 13.


    Таблица 4 Счетная таблица для четырехступенчатого счетчика Джонсона

    Помимо прямого подсчета импульсов, счетчики могут выполнять множество функций. в управлении производственными процессами. Любой преобразователь, который может генерировать импульс вывод может использоваться со счетчиком для автоматизации действия на основе количество полученных отсчетов.

    • Нисходящий счет: полезен нисходящий счет до нуля.Это используется на некоторые автоматические машины для намотки катушек. Необходимое количество витков Намотка на шпульку сначала предварительно настраивается, и машина приводится в движение. Когда счет достигает нуля, машина автоматически останавливается.

    • Частота: счетчик можно использовать для измерения частоты обоих униполярных (постоянного тока) и биполярных (переменного тока) сигналов путем подсчета количества циклов в течение точно контролируемый период. Его также можно использовать для измерения времени, если его везут по точно известной частоте кристалла.

    • Хронометраж: это основа цифровых часов. В радаре или гидроакустических системах передаваемый импульс отражается от объекта и энергии возвращается к источнику. Задержку можно измерить и поскольку скорость радио- или звуковых волн известна, время можно преобразовать вдаль.

    • Скорость: две пары фотоэлемент/источник света могут быть настроены на известное фиксированное значение. расстояние друг от друга. Время прохождения объекта между ними может быть измеряется, а расстояние/время вычисляется для получения скорости.

    Ранее мы видели, что переключатели производят несколько выходных импульсов, называемых con. тактовый отскок при переключении. Это причина устранения дребезга цепей.

    [[ Эксперимент 4: Использовать схему счетчика и переключатель без устранения дребезга схема, чтобы показать, сколько импульсов вызывает дребезг переключателя. Попробуйте разнообразие различных переключателей. ]]

    РИС. 14 показано типичное счетное устройство, предназначенное для измерения частоты. Выходная частота генератора с кварцевым управлением делится на точный временной стробирующий сигнал.На практике частота выбирается быть достаточно высоким, чтобы обеспечить максимальное количество или минимальные диапазоны времени для удовлетворения спрос пользователя.

    В показанном случае кварцевая частота составляет 32,768 кГц, что при делении на 215 обеспечивает временной порог в 1 с. Входной сигнал преобразуется в прямоугольный сигнал с помощью подходящей схемы, а затем используется для тактирования счетчиков. Отображаемый счетчик представляет собой неизвестную частоту в циклах на секунда или герц.

    В этой схеме используется несколько различных типов счетчиков, которые были рассмотрены на предыдущих страницах.14 счетчик пульсаций и обеспечивает Выход 2 Гц на 74HC4017, который представляет собой счетчик колец Джонсона mod-10 и используется для генерации последовательности управляющих сигналов.

    Сигнал COUNT представляет собой положительный импульс длительностью 1 с с выхода Q0 74HC4017, который включает счетчики ровно на 1 с, в данном случае синхронные счетчики БКД. Выход Q2 74HC4017 инвертируется, чтобы обеспечить активный низкий сигнал LATCH для драйверов дисплея 74HC4511, который фиксирует количество, чтобы его можно было отобразить.Сигнал RESET также инвертируется. для управления активным низким выводом MR счетчика 74HC160. Счетчики готов к следующему отсчету, но дисплей продолжает отображать значение, которое было зафиксировано. Схема обновляется раз в 10 с, что это время, за которое счетчик Джонсона проходит полный цикл.


    РИС. 14 Схема простого пятиразрядного частотомера

    ВИКТОРИНА:

    __1 Чем прозрачная защелка отличается от D-триггера?

    (a) срабатывает по фронту

    (б) уровень срабатывает

    (c) у него нет предустановленного входа

    (d) у него нет выхода Q.

    __2 Как главный-ведомый триггер JK помогает в высокоскоростной логике дизайн?

    (a) минимизирует задержку распространения между этапами

    (b) Вход J подключается непосредственно к Q, а K к Q предыдущей ступени

    (c) быстрее, потому что синхронизируется по обоим краям часов. сигнал

    (d) позволяет избежать состояния гонки между выходом и входом.

    __3 Почему следует избегать счетчиков пульсации в декодированных приложениях?

    (а) они неэффективны

    (b) существуют условия гонки, поскольку счетчик колеблется (c) они учитываются в двоичном виде только

    (d) они используют больше этапов для подсчета, чем счетчик Джонсона.

    __4 Какой сдвиговый регистр можно использовать для преобразования параллельных данных в последовательный поток?

    (а) SIPO

    (б) СИСО

    (с) ПИСО

    (г) ФИФО.

    __5 В чем основное преимущество кольцевых счетчиков перед бинарными при использовать в качестве разделителей?

    (а) они могут быстрее делить на произвольные целые числа

    (б) их можно сделать из сдвиговых регистров

    (c) они умеют считать как в большую, так и в меньшую сторону

    (d) они имеют рабочий цикл 50%

    (PDF) Самопроверка тестовых схем для защелок и триггеров

    критические неисправности в защелках и триггерах, потому что они не могут быть легко обнаружены

    функциональными тестами при нормальной работе схемы,

    обычно выявляются с помощью теста задержки согласно к воздействию в

    временных характеристик ячеек [8].

    Выявление потенциальных неисправностей во внутренних

    контурах обратной связи, наблюдаемых в элементах статического запоминания, также может быть

    достаточно сложным. Это связано с тем, что такие шлейфы

    необходимы только для длительного хранения. Таким образом, для проверки

    потери (или изменения) данных может применяться очень низкочастотная работа синхронизированных запоминающих элементов. Для такого рода проверки

    помимо самосинхронного режима работы предлагаемые схемы

    также работают в синхронном режиме, управляемом внешним тактовым сигналом.

    Этот режим позволяет провести своего рода статическую оценку хранения данных,

    , а также полезен в качестве шага диагностики для выявления ошибок в тестовых цепях

    .

    Наконец, с точки зрения анализа рассеяния мощности, режим синхронной работы

    позволяет оценивать ячейки

    при определенной рабочей частоте. Полученные данные можно

    затем сопоставить с данными оценки мощности, предоставленными потоком проектирования IC

    , чтобы проверить модель мощности соты, построенную на основе

    измерений электрического моделирования.Статическое потребление, в свою очередь,

    можно проверить с помощью ручного (или очень низкочастотного) внешнего тактового сигнала

    для всех возможных устойчивых состояний в каждой тестируемой ячейке.

    Для этого тестовая схема должна охватывать все такие возможные входные/выходные

    статические значения тестируемой ячейки.

    В Разделе II обсуждается тестовая схема для защелки D-типа, а триггер

    рассматривается в Разделе III. Раздел IV суммирует

    вкладов в эту работу.

    II. D-L

    ATCH WIT H

    SR

    Защелки D-типа с асинхронными сигналами установки и сброса

    или без них можно рассматривать как общие защелки, доступные в библиотеках ячеек.

    Принимая во внимание активацию сигнала разрешения (E) на высоком уровне (логика

    значение 1), а также сигналов асинхронной установки (S) и сброса (R)

    , активированных на высоком логическом уровне, функциональное поведение может быть

    описано как показано на рис. 1.

    SREDQ

    1 0 xx 1

    0 1 xx 0

    0 0 0 x Q

    -1

    (запоминание)

    0100012 (прозрачная пленка)

    1 1 xx (не применяется)

    Рисунок 1.Защелка D-типа с установкой и сбросом: символ и таблица истинности.

    При анализе функционального поведения с точки зрения возможных переходов выходных сигналов

    , связанных с одним переходом на входных контактах

    (D, E, S и R), возникают следующие возможности. Для положительного перехода

    (от низкого к высокому) на выходе Q переход может быть результатом

    из:

    Р) деактивированы;

    b) активация разрешающего сигнала E, когда на выходе Q низкий уровень, а на входе

    высокий уровень, при этом оба сигнала S и R деактивированы;

    c) активация сигнала установки S, когда выход Q низкий и

    асинхронный сброс R деактивирован;

    d) деактивация сигнала сброса R, когда включено разрешение E

    и вход D имеет высокий уровень (установочный сигнал S деактивирован).

    На рис. 2 показана тестовая схема, предложенная для ячейки D-защелки. Это

    представляет собой специальный сдвиговый регистр с двенадцатью защелками, полярность сигнала включения которого меняется на каждой паре защелок. Включение

    всех защелок управляется одним и тем же сигналом E

    i

    . Более того,

    помимо общего сброса для инициализации всей цепочки, некоторые каскады

    (L01, L03, L06, L10 и L11) также имеют свои контакты установки и сброса

    , активируемые специальными сигналами S

    i

    и R

    и

    соответственно.Функциональность

    этого конкретного регистра сдвига проиллюстрирована в таблице

    I в соответствии с входными стимулами (S

    i

    , R

    i

    и E

    i

    , указанными в this) стол. Столбец «IC» представляет начальное состояние цепи

    (общее действие сброса).

    Рис. 2. Тестовая схема для функциональной проверки защелки D-типа.

    С точки зрения охвата функциональными тестами можно анализировать две различные ситуации

    : (1) значения устойчивого состояния и (2)

    ожидаемые выходные переходы в соответствии с переходом сигнала на одном входе

    .Предлагаемая схема обеспечивает проверку всех

    этих возможных статических и переходных ситуаций. Стационарные состояния,

    , описанные на рис. 1, появляются в различных экземплярах ячейки в

    различных моментов во время операции сдвигового регистра. В таблице II.a

    указано, когда возникает каждое устойчивое состояние, т. е. временной шаг T

    n

    , как

    , указанный в таблице I, и в каком экземпляре защелки L

    n

    (как

    изображено на рис. .2) наблюдается. Не рассматривалась ситуация, когда одновременно активированы сигналы установки

    и сброса (последняя строка

    в таблице II.a). Возможные переходы выходного сигнала также идентифицируются

    в различных экземплярах в разные моменты времени, как

    , показанное в Таблице II.b. Если один из этих переходов терпит неудачу, то

    функциональное поведение сдвигового регистра, как описано в Таблице I,

    , является недопустимым. С точки зрения неожиданных выходных переходов, которые могут произойти из-за отказа ячейки-защелки, число возможных

    довольно велико, и предлагаемая схема способна проверить около 50% из

    таких.

    T

    ABLE

    I

    B

    ОПИСАНИЕ ПОВЕДЕНИЯ ИСПЫТАТЕЛЬНОЙ ЦЕПИ В

    F

    IG 9.9.

    2.

    T

    N

    IC S

    I IC S

    I

    R

    I

    E

    I

    Q01 Q02 Q03 Q04 Q05 Q06 Q07 Q08 Q09 Q10 Q10 Q12

    00 1 000 0 0 0 0 0 0 0 0 1 1 1 1

    01 0 100 1 0 1 1 0 1 1 1 1 1 1 1

    02 0 000 1 0 0 0 0 1 1 1 1 1 1 1

    0 0 03 11 1 0 0 0 0 1 1 1 1 1 1

    04 0 000 1 1 1 1 0 0 0 0 1 1 1 1

    05 0 0 0 11 1 1 1 1 1 0 0 0 0 1 1

    060002 0 000 1 1 1 1 1 1 1 1 0 0 0 0

    07 0 0100 1 0 0 1 0 0 0 0 0 0 0

    08 0 000 0 1 1 1 1 0 0 0 0 0 0 0

    5 09 0 0 0 10 0 1 1 1 1 0 0 0 0 0 0

    10 0 000 0 0 0 0 1 1 1 1 0 0 0 0

    11 0 0 0 10 0 0 0 0 0 1 1 1 1 0 0

    12 0 000 0 0 0 0 0 0 0 0 1 1 1 1

    17-й международный симпозиум по онлайн-тестированию IEEE, 2011 г. 211

    Daniel D.Веб-сайт Гайски

    Просмотр вопросов только
    Просмотр вопросов со стратегиями

    Проблема 1

    Вопрос

    (SR-защелка) Нарисуйте выходную и временную диаграмму (a) NOR и (b) NAND реализации SR-защелки для входных сигналов, изображенных на рисунке P6.2.

    Рисунок P6.2

    Решение

    Проблема 2

    Вопрос

    (защелка SR) Получить реализацию защелки SR с синхронизацией, используя только:

    1. Ворота НО
    2. вентили И-НЕ
    3. Элементы И, ИЛИ и ИНВЕРТ

    Раствор

      1. Напишите булевы уравнения для Q и Q’ защелки SR с синхронизацией.
         Q(следующий) = (RC + (Q'))'
         Q'(следующий) = (SC + Q)'
         
      2. Используйте NOR, чтобы выразить приведенные выше уравнения.
         Q(следующий) = ((R' + C')' + (Q'))'
         Q'(следующий) = ((S' + C') + Q)'
         
      3. Нарисуйте логическую схему.

      1. Напишите булевы уравнения для Q и Q’ защелки SR с синхронизацией.
         Q(следующий) = (RC + (Q'))'
         Q'(следующий) = (SC + Q)'
         
      2. Используйте НЕ-И, чтобы выразить приведенные выше уравнения.
         Q(следующий) = ((RC)'(Q')')''
         Q'(следующий) = ((SC)'Q')''
         
      3. Нарисуйте логическую схему.

      1. Напишите булевы уравнения для Q и Q’ защелки SR с синхронизацией.
         Q(следующий) = (RC + (Q'))'
         Q'(следующий) = (SC + Q)'
         
      2. Используйте И, ИЛИ и НЕ, чтобы выразить приведенные выше уравнения.
         Q(следующий) = (RC + (Q'))'
         Q'(следующий) = (SC + Q)'
         
      3. Нарисуйте логическую схему.

    Проблема 3

    Вопрос

    (JK-триггеры) Получите выходные сигналы JK-триггера типа «ведущий-ведомый» для входных сигналов, изображенных на рисунке P6.6.

    Рисунок P6.6

    Решение

    1. Разработайте таблицу характеристик JK-триггера.
      Дж К Q(следующий)
      0 0 В
      0 1 0
      1 0 1
      1 1 К’
    2. В соответствии с таблицей характеристик и осциллограммами J, K и Clk нарисуйте осциллограмму Q.
    3. Укажите задержки на временной диаграмме.

    Проблема 4

    Вопрос

    (Последовательный анализ) Получите таблицу состояний (a) и диаграмму состояний (b) для последовательной схемы, показанной на рисунке P6.9

    Рисунок P6.9

    Решение

    1. Напишите уравнения следующего состояния последовательностной схемы.
       Q0(следующий) = Q1
       Q1 (следующий) = Q2
       Q2 (следующий) = Q3
       Q3(следующий) = Q0'
       
    2. Нарисуйте таблицу состояний в соответствии со следующими уравнениями состояния.
      Р Q3 Q2 Q1 Q0 Q3 (следующий) Q2 (следующий) Q1 (следующий) Q0 (следующий)
      0 х х х х 0 0 0 0
      1 0 0 0 0 1 0 0 0
      1 0 0 0 1 0 0 0 0
      1 0 0 1 0 1 0 0 1
      1 0 0 1 1 0 0 0 1
      1 0 1 0 0 1 0 1 0
      1 0 1 0 1 0 0 1 0
      1 0 1 1 0 1 0 1 1
      1 0 1 1 1 0 0 1 1
      1 1 0 0 0 1 1 0 0
      1 1 0 0 1 0 1 0 0
      1 1 0 1 0 1 1 0 1
      1 1 0 1 1 0 1 0 1
      1 1 1 0 0 1 1 1 0
      1 1 1 0 1 0 1 1 0
      1 1 1 1 0 1 1 1 1
      1 1 1 1 1 0 1 1 1
    3. Нарисуйте диаграмму состояний в соответствии с таблицей состояний.

    Проблема 5

    Вопрос

    (Минимизация состояния) Получите FSM с минимальным состоянием из таблицы состояний/выходных данных, показанной на рисунке P6.12.

    НАСТОЯЩЕЕ СОСТОЯНИЕ СЛЕДУЮЩЕЕ СОСТОЯНИЕ
    х = 0 х = 1
    С0 S0/1 С4/0
    С1 С0/0 С4/0
    С2 S1/0 С5/0
    С3 S1/0 С5/0
    С4 S2/0 С6/1
    С5 S2/0 С6/1
    С6 S3/0 С7/1
    С7 S3/0 С7/1

    Решение

    (1), (2), (3) Используя таблицу импликаций, найти эквивалентные состояния.

    (4) Сгруппируйте все эквивалентные состояния в классы эквивалентности, перепишите таблицу состояний/выходных данных.

    G0 = {s0}, G1 = {s1}, G2 = {s2, s3}, G3 {s4, s5, s6, s7}

    НАСТОЯЩЕЕ СОСТОЯНИЕ СЛЕДУЮЩЕЕ СОСТОЯНИЕ
    х = 0 х = 1
    Г0 G0/1 G3/0
    Г1 G0/0 G3/0
    Г2 G1/0 G3/0
    Г3 G2/0 Г3/1

    Проблема 6

    Вопрос

    (Последовательный синтез) Разработайте счетчик, который считает в последовательности 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0,…, используя естественное двоичное кодирование и триггеры D-типа.

    Решение

    1. Чтобы реализовать этот счетчик по модулю 10, нам понадобятся четыре триггера с маркировкой: Q3, Q2, Q1, Q0. Используя естественное двоичное кодирование, мы можем вывести таблицу переходов состояний:

    2. Из таблицы переходов напишите уравнения переходов.
       Q3(следующий) = Q2Q1Q0 + Q3Q1'Q0'
       Q2(следующий) = Q2'Q1Q0 + Q2Q1' + Q2Q0'
       Q1(следующий) = Q3'Q1'Q0 +Q1Q0'
       Q0(следующий) = Q0'
       
    3. Вывести логическую схему.

    Проблема 7

    Вопрос

    (Последовательный синтез) Разработайте распознаватель, который распознает входную последовательность, содержащую не менее трех единиц. Распознаватель имеет один вход X и один выход Y в дополнение к асинхронному сигналу сброса. Распознаватель устанавливает выход Y в 1, если входной сигнал X был равен 1 по крайней мере в течение 3 тактовых циклов после отмены сброса. Для описанного выше распознавателя:

    1. Разработайте диаграмму состояний.
    2. Минимизировать количество состояний.
    3. Кодируйте состояния, чтобы минимизировать комбинаторную логику.
    4. Нарисуйте схему, используя D-триггеры.

    Раствор

    1. Определите состояния следующим образом:

      • S0: получено 0,
      • S1: 1 шт.,
      • S2: ​​2 шт.,
      • S3: получено 3 или более.

      Диаграмма состояний:

    2. Таблица состояний/выходных данных:
      НАСТОЯЩЕЕ СОСТОЯНИЕ СЛЕДУЮЩЕЕ СОСТОЯНИЕ
      Прогулка = 0 Прогулка = 1
      С0 С0/0 S1/0
      С1 S1/0 S2/0
      С2 S2/0 S3/0
      С3 С3/1 С3/1

      Из таблицы состояний/выходов мы можем минимизировать число состояний, используя таблицу импликаций.

    3. Уравнения, определяющие реализацию, можно описать как:
       D1 = Q1 + Q0X
       D0 = Q0X' + Q1'X
       Y = Q1Q0'
       
    4. Нарисуйте логическую схему из уравнений, используя D-триггеры:

    Проблема 8

    Вопрос

    Sequential Synthesis) Разработайте упрощенный контроллер светофора, который переключает светофоры на перекрестке, где улица с севера на юг (NS) пересекает улицу с востока на запад (EW).Входом в контроллер является кнопка «ХОДИТЬ», которую нажимают пешеходы, желающие перейти улицу. Выходами являются два сигнала NS и EW, которые управляют светофорами в направлениях NS и EW. Когда NS или EW равны 0, горит красный свет, а когда они равны 1, горит зеленый свет. Когда пешеходов нет, NS=0 и EW=1 в течение 1 минуты, затем NS=1 и EW=0 в течение 1 минуты и так далее. Когда нажата кнопка WALK, NS и EW оба становятся равными 1 на минуту, когда текущая минута истекает. После этого сигналы NS и EW продолжают чередоваться.Для светофорного контроллера:

    1. Разработайте диаграмму состояний и таблицу состояний/выходных данных.
    2. Минимизировать количество состояний.
    3. Кодировать состояния.
    4. Нарисуйте принципиальную схему.

    Раствор

    1. Определите состояния следующим образом:

       S0: (NS = 0, EW = 1)
       S1: (NS = 1, EW = 0)
       S2: (NS = 1, EW = 1)
       

      Диаграмма состояний:

    2. Таблица состояний/выходных данных:

      НАСТОЯЩЕЕ СОСТОЯНИЕ СЛЕДУЮЩЕЕ СОСТОЯНИЕ
      Прогулка = 0 Прогулка = 1
      С0 С1/01 S2/01
      С1 S0/10 S2/10
      С2 С0/11 С2/11

      Как видно ниже, количество состояний минимально.

    3. Используя стратегию минимального изменения бита, получите минимизирующее кодирование состояния следующим образом:
       S0 = 00
       С1 = 01
       S2 = 10
       
    4. После кодирования состояния стабильное состояние/выход будет:
      НАСТОЯЩЕЕ СОСТОЯНИЕ СЛЕДУЮЩЕЕ СОСТОЯНИЕ
      Прогулка = 0 Прогулка = 1
      00 01/01 01.10.
      01 00/10 10/10
      11 ХХ/ХХ ХХ/ХХ
      10 00/11 11.10.
    5. Уравнения, определяющие реализацию, можно описать как:

       D0 = Q1'Q0'Ходьба'
       D1 = Прогулка
       НС = Q0 + Q1
       ВЗ = Q0'
       
    6. Нарисуйте логическую схему из уравнений, используя D-триггеры:

    [Решено] Схема, как показано, состоит из триггеров JK, каждый из которых имеет

    Концепция:

    Счетчики характеризуются подключением часов и запуском часов, как описано ниже:

    С.№

    Запуск с

    Подключение часов в

    Действует как

    1.

    (-ве) край

    Q

    Счетчик вверх

    2.

    (-ве) край

    Нижний счетчик

    3.

    (+ve) край

    Q

    Нижний счетчик

    4.

    (+ve) край

    Счетчик вверх

     

    Анализ:

    • В данной схеме каждый из JK-триггеров срабатывает отрицательным фронтом, а тактовая связь связана с ‘Q’. Так что это счетчик вверх.
    • И каждый триггер будет сброшен, когда
    • Таким образом, когда Q 2 и Q 0 одновременно равны 1 в первый раз, счетчик сбрасывается.

    Итак, последовательность состояний счетчика для последовательных тактовых импульсов следующая:

     

    Q 0

    Q 1

    Q 2

    0

    0

    0

    0

    1

    0

    0

    1

    2

    0

    1

    0

    3

    0

    1

    1

    4

    1

    0

    0

    5

    1

    0

    1

     

    Здесь Q 0 и Q 2 будут равны «1» одновременно впервые после 5 th Тактовый импульс — это то, что мы наблюдаем.

    Добавить комментарий

    Ваш адрес email не будет опубликован.

    2022 © Все права защищены.